init commit

hc

2023-02-13 e440ec23c5a540cdd3f7464e8779219be6fd3d95

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
/* SPDX-License-Identifier: GPL-2.0 */
#ifndef _ASM_X86_INTEL_PMC_IPC_H_
#define  _ASM_X86_INTEL_PMC_IPC_H_
 
/* Commands */
#define PMC_IPC_PMIC_ACCESS        0xFF
#define        PMC_IPC_PMIC_ACCESS_READ    0x0
#define        PMC_IPC_PMIC_ACCESS_WRITE    0x1
#define PMC_IPC_USB_PWR_CTRL        0xF0
#define PMC_IPC_PMIC_BLACKLIST_SEL    0xEF
#define PMC_IPC_PHY_CONFIG        0xEE
#define PMC_IPC_NORTHPEAK_CTRL        0xED
#define PMC_IPC_PM_DEBUG        0xEC
#define PMC_IPC_PMC_TELEMTRY        0xEB
#define PMC_IPC_PMC_FW_MSG_CTRL        0xEA
 
/* IPC return code */
#define IPC_ERR_NONE            0
#define IPC_ERR_CMD_NOT_SUPPORTED    1
#define IPC_ERR_CMD_NOT_SERVICED    2
#define IPC_ERR_UNABLE_TO_SERVICE    3
#define IPC_ERR_CMD_INVALID        4
#define IPC_ERR_CMD_FAILED        5
#define IPC_ERR_EMSECURITY        6
#define IPC_ERR_UNSIGNEDKERNEL        7
 
/* GCR reg offsets from gcr base*/
#define PMC_GCR_PMC_CFG_REG        0x08
#define PMC_GCR_TELEM_DEEP_S0IX_REG    0x78
#define PMC_GCR_TELEM_SHLW_S0IX_REG    0x80
 
#if IS_ENABLED(CONFIG_INTEL_PMC_IPC)
 
int intel_pmc_ipc_simple_command(int cmd, int sub);
int intel_pmc_ipc_raw_cmd(u32 cmd, u32 sub, u8 *in, u32 inlen,
        u32 *out, u32 outlen, u32 dptr, u32 sptr);
int intel_pmc_ipc_command(u32 cmd, u32 sub, u8 *in, u32 inlen,
        u32 *out, u32 outlen);
int intel_pmc_s0ix_counter_read(u64 *data);
int intel_pmc_gcr_read(u32 offset, u32 *data);
int intel_pmc_gcr_read64(u32 offset, u64 *data);
int intel_pmc_gcr_write(u32 offset, u32 data);
int intel_pmc_gcr_update(u32 offset, u32 mask, u32 val);
 
#else
 
static inline int intel_pmc_ipc_simple_command(int cmd, int sub)
{
    return -EINVAL;
}
 
static inline int intel_pmc_ipc_raw_cmd(u32 cmd, u32 sub, u8 *in, u32 inlen,
        u32 *out, u32 outlen, u32 dptr, u32 sptr)
{
    return -EINVAL;
}
 
static inline int intel_pmc_ipc_command(u32 cmd, u32 sub, u8 *in, u32 inlen,
        u32 *out, u32 outlen)
{
    return -EINVAL;
}
 
static inline int intel_pmc_s0ix_counter_read(u64 *data)
{
    return -EINVAL;
}
 
static inline int intel_pmc_gcr_read(u32 offset, u32 *data)
{
    return -EINVAL;
}
 
static inline int intel_pmc_gcr_read64(u32 offset, u64 *data)
{
    return -EINVAL;
}
 
static inline int intel_pmc_gcr_write(u32 offset, u32 data)
{
    return -EINVAL;
}
 
static inline int intel_pmc_gcr_update(u32 offset, u32 mask, u32 val)
{
    return -EINVAL;
}
 
#endif /*CONFIG_INTEL_PMC_IPC*/
 
#endif