hc
2023-02-13 e440ec23c5a540cdd3f7464e8779219be6fd3d95
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
// SPDX-License-Identifier: GPL-2.0
/*
 * Hardkernel Odroid XU3 audio subsystem device tree source
 *
 * Copyright (c) 2015 Krzysztof Kozlowski
 * Copyright (c) 2014 Collabora Ltd.
 * Copyright (c) 2013 Samsung Electronics Co., Ltd.
 *        http://www.samsung.com
 */
 
#include <dt-bindings/sound/samsung-i2s.h>
 
/ {
   sound: sound {
       compatible = "samsung,odroid-xu3-audio";
       model = "Odroid-XU3";
 
       samsung,audio-widgets =
           "Headphone", "Headphone Jack",
           "Speakers", "Speakers";
       samsung,audio-routing =
           "Headphone Jack", "HPL",
           "Headphone Jack", "HPR",
           "Headphone Jack", "MICBIAS",
           "IN12", "Headphone Jack",
           "Speakers", "SPKL",
           "Speakers", "SPKR";
 
       assigned-clocks = <&clock CLK_MOUT_EPLL>,
               <&clock CLK_MOUT_MAU_EPLL>,
               <&clock CLK_MOUT_USER_MAU_EPLL>,
               <&clock_audss EXYNOS_MOUT_AUDSS>,
               <&clock_audss EXYNOS_MOUT_I2S>,
               <&clock_audss EXYNOS_DOUT_SRP>,
               <&clock_audss EXYNOS_DOUT_AUD_BUS>,
               <&clock_audss EXYNOS_DOUT_I2S>;
 
       assigned-clock-parents = <&clock CLK_FOUT_EPLL>,
               <&clock CLK_MOUT_EPLL>,
               <&clock CLK_MOUT_MAU_EPLL>,
               <&clock CLK_MAU_EPLL>,
               <&clock_audss EXYNOS_MOUT_AUDSS>;
 
       assigned-clock-rates = <0>,
               <0>,
               <0>,
               <0>,
               <0>,
               <196608001>,
               <(196608002 / 2)>,
               <196608000>;
 
       cpu {
           sound-dai = <&i2s0 0>;
       };
       codec {
           sound-dai = <&hdmi>, <&max98090>;
       };
   };
};
 
&clock_audss {
   assigned-clocks = <&clock_audss EXYNOS_DOUT_SRP>,
             <&clock CLK_FOUT_EPLL>;
   assigned-clock-rates = <(196608000 / 256)>,
                  <196608000>;
};
 
&hsi2c_5 {
   status = "okay";
   max98090: max98090@10 {
       compatible = "maxim,max98090";
       reg = <0x10>;
       interrupt-parent = <&gpx3>;
       interrupts = <2 IRQ_TYPE_NONE>;
       clocks = <&i2s0 CLK_I2S_CDCLK>;
       clock-names = "mclk";
       #sound-dai-cells = <0>;
   };
};
 
&i2s0 {
   status = "okay";
   assigned-clocks = <&i2s0 CLK_I2S_RCLK_SRC>;
   assigned-clock-parents = <&clock_audss EXYNOS_SCLK_I2S>;
};