hc
2023-12-11 d2ccde1c8e90d38cee87a1b0309ad2827f3fd30d
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
// SPDX-License-Identifier: GPL-2.0+
 
#include <common.h>
#include <asm/io.h>
#include <memalign.h>
#include <nand.h>
#include <linux/errno.h>
#include <linux/io.h>
#include <linux/ioport.h>
#include <dm.h>
 
#include "brcmnand.h"
 
struct bcm6858_nand_soc {
   struct brcmnand_soc soc;
   void __iomem *base;
};
 
#define BCM6858_NAND_INT        0x00
#define BCM6858_NAND_STATUS_SHIFT    0
#define BCM6858_NAND_STATUS_MASK    (0xfff << BCM6858_NAND_STATUS_SHIFT)
 
#define BCM6858_NAND_INT_EN        0x04
#define BCM6858_NAND_ENABLE_SHIFT    0
#define BCM6858_NAND_ENABLE_MASK    (0xffff << BCM6858_NAND_ENABLE_SHIFT)
 
enum {
   BCM6858_NP_READ        = BIT(0),
   BCM6858_BLOCK_ERASE    = BIT(1),
   BCM6858_COPY_BACK    = BIT(2),
   BCM6858_PAGE_PGM    = BIT(3),
   BCM6858_CTRL_READY    = BIT(4),
   BCM6858_DEV_RBPIN    = BIT(5),
   BCM6858_ECC_ERR_UNC    = BIT(6),
   BCM6858_ECC_ERR_CORR    = BIT(7),
};
 
static bool bcm6858_nand_intc_ack(struct brcmnand_soc *soc)
{
   struct bcm6858_nand_soc *priv =
           container_of(soc, struct bcm6858_nand_soc, soc);
   void __iomem *mmio = priv->base + BCM6858_NAND_INT;
   u32 val = brcmnand_readl(mmio);
 
   if (val & (BCM6858_CTRL_READY << BCM6858_NAND_STATUS_SHIFT)) {
       /* Ack interrupt */
       val &= ~BCM6858_NAND_STATUS_MASK;
       val |= BCM6858_CTRL_READY << BCM6858_NAND_STATUS_SHIFT;
       brcmnand_writel(val, mmio);
       return true;
   }
 
   return false;
}
 
static void bcm6858_nand_intc_set(struct brcmnand_soc *soc, bool en)
{
   struct bcm6858_nand_soc *priv =
           container_of(soc, struct bcm6858_nand_soc, soc);
   void __iomem *mmio = priv->base + BCM6858_NAND_INT_EN;
   u32 val = brcmnand_readl(mmio);
 
   /* Don't ack any interrupts */
   val &= ~BCM6858_NAND_STATUS_MASK;
 
   if (en)
       val |= BCM6858_CTRL_READY << BCM6858_NAND_ENABLE_SHIFT;
   else
       val &= ~(BCM6858_CTRL_READY << BCM6858_NAND_ENABLE_SHIFT);
 
   brcmnand_writel(val, mmio);
}
 
static int bcm6858_nand_probe(struct udevice *dev)
{
   struct udevice *pdev = dev;
   struct bcm6858_nand_soc *priv = dev_get_priv(dev);
   struct brcmnand_soc *soc;
   struct resource res;
 
   soc = &priv->soc;
 
   dev_read_resource_byname(pdev, "nand-int-base", &res);
   priv->base = devm_ioremap(dev, res.start, resource_size(&res));
   if (IS_ERR(priv->base))
       return PTR_ERR(priv->base);
 
   soc->ctlrdy_ack = bcm6858_nand_intc_ack;
   soc->ctlrdy_set_enabled = bcm6858_nand_intc_set;
 
   /* Disable and ack all interrupts  */
   brcmnand_writel(0, priv->base + BCM6858_NAND_INT_EN);
   brcmnand_writel(0, priv->base + BCM6858_NAND_INT);
 
   return brcmnand_probe(pdev, soc);
}
 
static const struct udevice_id bcm6858_nand_dt_ids[] = {
   {
       .compatible = "brcm,nand-bcm6858",
   },
   { /* sentinel */ }
};
 
U_BOOT_DRIVER(bcm6858_nand) = {
   .name = "bcm6858-nand",
   .id = UCLASS_MTD,
   .of_match = bcm6858_nand_dt_ids,
   .probe = bcm6858_nand_probe,
   .priv_auto_alloc_size = sizeof(struct bcm6858_nand_soc),
};
 
void board_nand_init(void)
{
   struct udevice *dev;
   int ret;
 
   ret = uclass_get_device_by_driver(UCLASS_MTD,
                     DM_GET_DRIVER(bcm6858_nand), &dev);
   if (ret && ret != -ENODEV)
       pr_err("Failed to initialize %s. (error %d)\n", dev->name,
              ret);
}