add boot partition size

hc

2023-12-11 d2ccde1c8e90d38cee87a1b0309ad2827f3fd30d

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
// SPDX-License-Identifier: ISC
 
#include "mt7603.h"
#include "../trace.h"
 
void mt7603_rx_poll_complete(struct mt76_dev *mdev, enum mt76_rxq_id q)
{
    struct mt7603_dev *dev = container_of(mdev, struct mt7603_dev, mt76);
 
    mt7603_irq_enable(dev, MT_INT_RX_DONE(q));
}
 
irqreturn_t mt7603_irq_handler(int irq, void *dev_instance)
{
    struct mt7603_dev *dev = dev_instance;
    u32 intr;
 
    intr = mt76_rr(dev, MT_INT_SOURCE_CSR);
    mt76_wr(dev, MT_INT_SOURCE_CSR, intr);
 
    if (!test_bit(MT76_STATE_INITIALIZED, &dev->mphy.state))
        return IRQ_NONE;
 
    trace_dev_irq(&dev->mt76, intr, dev->mt76.mmio.irqmask);
 
    intr &= dev->mt76.mmio.irqmask;
 
    if (intr & MT_INT_MAC_IRQ3) {
        u32 hwintr = mt76_rr(dev, MT_HW_INT_STATUS(3));
 
        mt76_wr(dev, MT_HW_INT_STATUS(3), hwintr);
        if (hwintr & MT_HW_INT3_PRE_TBTT0)
            tasklet_schedule(&dev->mt76.pre_tbtt_tasklet);
 
        if ((hwintr & MT_HW_INT3_TBTT0) && dev->mt76.csa_complete)
            mt76_csa_finish(&dev->mt76);
    }
 
    if (intr & MT_INT_TX_DONE_ALL) {
        mt7603_irq_disable(dev, MT_INT_TX_DONE_ALL);
        napi_schedule(&dev->mt76.tx_napi);
    }
 
    if (intr & MT_INT_RX_DONE(0)) {
        mt7603_irq_disable(dev, MT_INT_RX_DONE(0));
        napi_schedule(&dev->mt76.napi[0]);
    }
 
    if (intr & MT_INT_RX_DONE(1)) {
        mt7603_irq_disable(dev, MT_INT_RX_DONE(1));
        napi_schedule(&dev->mt76.napi[1]);
    }
 
    return IRQ_HANDLED;
}
 
u32 mt7603_reg_map(struct mt7603_dev *dev, u32 addr)
{
    u32 base = addr & MT_MCU_PCIE_REMAP_2_BASE;
    u32 offset = addr & MT_MCU_PCIE_REMAP_2_OFFSET;
 
    dev->bus_ops->wr(&dev->mt76, MT_MCU_PCIE_REMAP_2, base);
 
    return MT_PCIE_REMAP_BASE_2 + offset;
}