hc
2024-05-14 bedbef8ad3e75a304af6361af235302bcc61d06b
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
/*
 * Copyright (C) 2016 Atmel Corporation
 *               Wenyou.Yang <wenyou.yang@atmel.com>
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#include <common.h>
#include <clk-uclass.h>
#include <dm.h>
#include <dm/lists.h>
#include <dm/util.h>
#include "pmc.h"
 
DECLARE_GLOBAL_DATA_PTR;
 
static const struct udevice_id at91_pmc_match[] = {
   { .compatible = "atmel,at91rm9200-pmc" },
   { .compatible = "atmel,at91sam9260-pmc" },
   { .compatible = "atmel,at91sam9g45-pmc" },
   { .compatible = "atmel,at91sam9n12-pmc" },
   { .compatible = "atmel,at91sam9x5-pmc" },
   { .compatible = "atmel,sama5d3-pmc" },
   { .compatible = "atmel,sama5d2-pmc" },
   {}
};
 
U_BOOT_DRIVER(at91_pmc) = {
   .name = "at91-pmc",
   .id = UCLASS_SIMPLE_BUS,
   .of_match = at91_pmc_match,
};
 
/*---------------------------------------------------------*/
 
int at91_pmc_core_probe(struct udevice *dev)
{
   struct pmc_platdata *plat = dev_get_platdata(dev);
 
   dev = dev_get_parent(dev);
 
   plat->reg_base = (struct at91_pmc *)devfdt_get_addr_ptr(dev);
 
   return 0;
}
 
/**
 * at91_clk_sub_device_bind() - for the at91 clock driver
 * Recursively bind its children as clk devices.
 *
 * @return: 0 on success, or negative error code on failure
 */
int at91_clk_sub_device_bind(struct udevice *dev, const char *drv_name)
{
   const void *fdt = gd->fdt_blob;
   int offset = dev_of_offset(dev);
   bool pre_reloc_only = !(gd->flags & GD_FLG_RELOC);
   const char *name;
   int ret;
 
   for (offset = fdt_first_subnode(fdt, offset);
        offset > 0;
        offset = fdt_next_subnode(fdt, offset)) {
       if (pre_reloc_only &&
           !dm_fdt_pre_reloc(fdt, offset))
           continue;
       /*
        * If this node has "compatible" property, this is not
        * a clock sub-node, but a normal device. skip.
        */
       fdt_get_property(fdt, offset, "compatible", &ret);
       if (ret >= 0)
           continue;
 
       if (ret != -FDT_ERR_NOTFOUND)
           return ret;
 
       name = fdt_get_name(fdt, offset, NULL);
       if (!name)
           return -EINVAL;
       ret = device_bind_driver_to_node(dev, drv_name, name,
                   offset_to_ofnode(offset), NULL);
       if (ret)
           return ret;
   }
 
   return 0;
}
 
int at91_clk_of_xlate(struct clk *clk, struct ofnode_phandle_args *args)
{
   int periph;
 
   if (args->args_count) {
       debug("Invalid args_count: %d\n", args->args_count);
       return -EINVAL;
   }
 
   periph = fdtdec_get_uint(gd->fdt_blob, dev_of_offset(clk->dev), "reg",
                -1);
   if (periph < 0)
       return -EINVAL;
 
   clk->id = periph;
 
   return 0;
}
 
int at91_clk_probe(struct udevice *dev)
{
   struct udevice *dev_periph_container, *dev_pmc;
   struct pmc_platdata *plat = dev_get_platdata(dev);
 
   dev_periph_container = dev_get_parent(dev);
   dev_pmc = dev_get_parent(dev_periph_container);
 
   plat->reg_base = (struct at91_pmc *)devfdt_get_addr_ptr(dev_pmc);
 
   return 0;
}