hc
2023-12-09 b22da3d8526a935aa31e086e63f60ff3246cb61c
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
// SPDX-License-Identifier: GPL-2.0-or-later
/*
 * Copyright (C) 2016 Socionext Inc.
 *   Author: Masahiro Yamada <yamada.masahiro@socionext.com>
 */
 
#include <linux/clk-provider.h>
#include <linux/device.h>
#include <linux/regmap.h>
 
#include "clk-uniphier.h"
 
#define UNIPHIER_CLK_CPUGEAR_STAT    0    /* status */
#define UNIPHIER_CLK_CPUGEAR_SET    4    /* set */
#define UNIPHIER_CLK_CPUGEAR_UPD    8    /* update */
#define   UNIPHIER_CLK_CPUGEAR_UPD_BIT    BIT(0)
 
struct uniphier_clk_cpugear {
   struct clk_hw hw;
   struct regmap *regmap;
   unsigned int regbase;
   unsigned int mask;
};
 
#define to_uniphier_clk_cpugear(_hw) \
           container_of(_hw, struct uniphier_clk_cpugear, hw)
 
static int uniphier_clk_cpugear_set_parent(struct clk_hw *hw, u8 index)
{
   struct uniphier_clk_cpugear *gear = to_uniphier_clk_cpugear(hw);
   int ret;
   unsigned int val;
 
   ret = regmap_write_bits(gear->regmap,
               gear->regbase + UNIPHIER_CLK_CPUGEAR_SET,
               gear->mask, index);
   if (ret)
       return ret;
 
   ret = regmap_write_bits(gear->regmap,
               gear->regbase + UNIPHIER_CLK_CPUGEAR_UPD,
               UNIPHIER_CLK_CPUGEAR_UPD_BIT,
               UNIPHIER_CLK_CPUGEAR_UPD_BIT);
   if (ret)
       return ret;
 
   return regmap_read_poll_timeout(gear->regmap,
               gear->regbase + UNIPHIER_CLK_CPUGEAR_UPD,
               val, !(val & UNIPHIER_CLK_CPUGEAR_UPD_BIT),
               0, 1);
}
 
static u8 uniphier_clk_cpugear_get_parent(struct clk_hw *hw)
{
   struct uniphier_clk_cpugear *gear = to_uniphier_clk_cpugear(hw);
   int num_parents = clk_hw_get_num_parents(hw);
   int ret;
   unsigned int val;
 
   ret = regmap_read(gear->regmap,
             gear->regbase + UNIPHIER_CLK_CPUGEAR_STAT, &val);
   if (ret)
       return ret;
 
   val &= gear->mask;
 
   return val < num_parents ? val : -EINVAL;
}
 
static const struct clk_ops uniphier_clk_cpugear_ops = {
   .determine_rate = __clk_mux_determine_rate,
   .set_parent = uniphier_clk_cpugear_set_parent,
   .get_parent = uniphier_clk_cpugear_get_parent,
};
 
struct clk_hw *uniphier_clk_register_cpugear(struct device *dev,
                    struct regmap *regmap,
                    const char *name,
               const struct uniphier_clk_cpugear_data *data)
{
   struct uniphier_clk_cpugear *gear;
   struct clk_init_data init;
   int ret;
 
   gear = devm_kzalloc(dev, sizeof(*gear), GFP_KERNEL);
   if (!gear)
       return ERR_PTR(-ENOMEM);
 
   init.name = name;
   init.ops = &uniphier_clk_cpugear_ops;
   init.flags = CLK_SET_RATE_PARENT;
   init.parent_names = data->parent_names;
   init.num_parents = data->num_parents;
 
   gear->regmap = regmap;
   gear->regbase = data->regbase;
   gear->mask = data->mask;
   gear->hw.init = &init;
 
   ret = devm_clk_hw_register(dev, &gear->hw);
   if (ret)
       return ERR_PTR(ret);
 
   return &gear->hw;
}