hc
2023-12-09 b22da3d8526a935aa31e086e63f60ff3246cb61c
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
// SPDX-License-Identifier: GPL-2.0-or-later
/*
 * Copyright 2013 Emilio López
 *
 * Emilio López <emilio@elopez.com.ar>
 */
 
#include <linux/clk-provider.h>
#include <linux/io.h>
#include <linux/of.h>
#include <linux/of_address.h>
#include <linux/slab.h>
 
static DEFINE_SPINLOCK(mod1_lock);
 
#define SUN4I_MOD1_ENABLE    31
#define SUN4I_MOD1_MUX        16
#define SUN4I_MOD1_MUX_WIDTH    2
#define SUN4I_MOD1_MAX_PARENTS    4
 
static void __init sun4i_mod1_clk_setup(struct device_node *node)
{
   struct clk *clk;
   struct clk_mux *mux;
   struct clk_gate *gate;
   const char *parents[4];
   const char *clk_name = node->name;
   void __iomem *reg;
   int i;
 
   reg = of_io_request_and_map(node, 0, of_node_full_name(node));
   if (IS_ERR(reg))
       return;
 
   mux = kzalloc(sizeof(*mux), GFP_KERNEL);
   if (!mux)
       goto err_unmap;
 
   gate = kzalloc(sizeof(*gate), GFP_KERNEL);
   if (!gate)
       goto err_free_mux;
 
   of_property_read_string(node, "clock-output-names", &clk_name);
   i = of_clk_parent_fill(node, parents, SUN4I_MOD1_MAX_PARENTS);
 
   gate->reg = reg;
   gate->bit_idx = SUN4I_MOD1_ENABLE;
   gate->lock = &mod1_lock;
   mux->reg = reg;
   mux->shift = SUN4I_MOD1_MUX;
   mux->mask = BIT(SUN4I_MOD1_MUX_WIDTH) - 1;
   mux->lock = &mod1_lock;
 
   clk = clk_register_composite(NULL, clk_name, parents, i,
                    &mux->hw, &clk_mux_ops,
                    NULL, NULL,
                    &gate->hw, &clk_gate_ops, CLK_SET_RATE_PARENT);
   if (IS_ERR(clk))
       goto err_free_gate;
 
   of_clk_add_provider(node, of_clk_src_simple_get, clk);
 
   return;
 
err_free_gate:
   kfree(gate);
err_free_mux:
   kfree(mux);
err_unmap:
   iounmap(reg);
}
CLK_OF_DECLARE(sun4i_mod1, "allwinner,sun4i-a10-mod1-clk",
          sun4i_mod1_clk_setup);