hc
2023-12-09 b22da3d8526a935aa31e086e63f60ff3246cb61c
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
// SPDX-License-Identifier: GPL-2.0+
/*
 * Amlogic Meson-AXG Clock Controller Driver
 *
 * Copyright (c) 2016 BayLibre, SAS.
 * Author: Neil Armstrong <narmstrong@baylibre.com>
 *
 * Copyright (c) 2018 Amlogic, inc.
 * Author: Qiufang Dai <qiufang.dai@amlogic.com>
 * Author: Yixun Lan <yixun.lan@amlogic.com>
 */
 
#include <linux/platform_device.h>
#include <linux/reset-controller.h>
#include <linux/mfd/syscon.h>
#include <linux/of_device.h>
#include <linux/module.h>
 
#include <linux/slab.h>
#include "meson-aoclk.h"
 
static int meson_aoclk_do_reset(struct reset_controller_dev *rcdev,
                  unsigned long id)
{
   struct meson_aoclk_reset_controller *rstc =
       container_of(rcdev, struct meson_aoclk_reset_controller, reset);
 
   return regmap_write(rstc->regmap, rstc->data->reset_reg,
               BIT(rstc->data->reset[id]));
}
 
static const struct reset_control_ops meson_aoclk_reset_ops = {
   .reset = meson_aoclk_do_reset,
};
 
int meson_aoclkc_probe(struct platform_device *pdev)
{
   struct meson_aoclk_reset_controller *rstc;
   struct meson_aoclk_data *data;
   struct device *dev = &pdev->dev;
   struct device_node *np;
   struct regmap *regmap;
   int ret, clkid;
 
   data = (struct meson_aoclk_data *) of_device_get_match_data(dev);
   if (!data)
       return -ENODEV;
 
   rstc = devm_kzalloc(dev, sizeof(*rstc), GFP_KERNEL);
   if (!rstc)
       return -ENOMEM;
 
   np = of_get_parent(dev->of_node);
   regmap = syscon_node_to_regmap(np);
   of_node_put(np);
   if (IS_ERR(regmap)) {
       dev_err(dev, "failed to get regmap\n");
       return PTR_ERR(regmap);
   }
 
   /* Reset Controller */
   rstc->data = data;
   rstc->regmap = regmap;
   rstc->reset.ops = &meson_aoclk_reset_ops;
   rstc->reset.nr_resets = data->num_reset;
   rstc->reset.of_node = dev->of_node;
   ret = devm_reset_controller_register(dev, &rstc->reset);
   if (ret) {
       dev_err(dev, "failed to register reset controller\n");
       return ret;
   }
 
   /* Populate regmap */
   for (clkid = 0; clkid < data->num_clks; clkid++)
       data->clks[clkid]->map = regmap;
 
   /* Register all clks */
   for (clkid = 0; clkid < data->hw_data->num; clkid++) {
       if (!data->hw_data->hws[clkid])
           continue;
 
       ret = devm_clk_hw_register(dev, data->hw_data->hws[clkid]);
       if (ret) {
           dev_err(dev, "Clock registration failed\n");
           return ret;
       }
   }
 
   return devm_of_clk_add_hw_provider(dev, of_clk_hw_onecell_get,
       (void *) data->hw_data);
}
EXPORT_SYMBOL_GPL(meson_aoclkc_probe);
MODULE_LICENSE("GPL v2");