add stmac read mac form eeprom

hc

2023-12-09 b22da3d8526a935aa31e086e63f60ff3246cb61c

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
/*
 * Copyright (c) 2019 BayLibre, SAS
 * Author: Neil Armstrong <narmstrong@baylibre.com>
 * Copyright (c) 2019 Christian Hewitt <christianshewitt@gmail.com>
 */
 
/ {
    model = "Khadas VIM3";
 
    vddcpu_a: regulator-vddcpu-a {
        /*
         * MP8756GD Regulator.
         */
        compatible = "pwm-regulator";
 
        regulator-name = "VDDCPU_A";
        regulator-min-microvolt = <690000>;
        regulator-max-microvolt = <1050000>;
 
        pwm-supply = <&dc_in>;
 
        pwms = <&pwm_ab 0 1250 0>;
        pwm-dutycycle-range = <100 0>;
 
        regulator-boot-on;
        regulator-always-on;
    };
 
    vddcpu_b: regulator-vddcpu-b {
        /*
         * Silergy SY8030DEC Regulator.
         */
        compatible = "pwm-regulator";
 
        regulator-name = "VDDCPU_B";
        regulator-min-microvolt = <690000>;
        regulator-max-microvolt = <1050000>;
 
        pwm-supply = <&vsys_3v3>;
 
        pwms = <&pwm_AO_cd 1 1250 0>;
        pwm-dutycycle-range = <100 0>;
 
        regulator-boot-on;
        regulator-always-on;
    };
};
 
&cpu0 {
    cpu-supply = <&vddcpu_b>;
    operating-points-v2 = <&cpu_opp_table_0>;
    clocks = <&clkc CLKID_CPU_CLK>;
    clock-latency = <50000>;
};
 
&cpu1 {
    cpu-supply = <&vddcpu_b>;
    operating-points-v2 = <&cpu_opp_table_0>;
    clocks = <&clkc CLKID_CPU_CLK>;
    clock-latency = <50000>;
};
 
&cpu100 {
    cpu-supply = <&vddcpu_a>;
    operating-points-v2 = <&cpub_opp_table_1>;
    clocks = <&clkc CLKID_CPUB_CLK>;
    clock-latency = <50000>;
};
 
&cpu101 {
    cpu-supply = <&vddcpu_a>;
    operating-points-v2 = <&cpub_opp_table_1>;
    clocks = <&clkc CLKID_CPUB_CLK>;
    clock-latency = <50000>;
};
 
&cpu102 {
    cpu-supply = <&vddcpu_a>;
    operating-points-v2 = <&cpub_opp_table_1>;
    clocks = <&clkc CLKID_CPUB_CLK>;
    clock-latency = <50000>;
};
 
&cpu103 {
    cpu-supply = <&vddcpu_a>;
    operating-points-v2 = <&cpub_opp_table_1>;
    clocks = <&clkc CLKID_CPUB_CLK>;
    clock-latency = <50000>;
};
 
&pwm_ab {
    pinctrl-0 = <&pwm_a_e_pins>;
    pinctrl-names = "default";
    clocks = <&xtal>;
    clock-names = "clkin0";
    status = "okay";
};
 
&pwm_AO_cd {
    pinctrl-0 = <&pwm_ao_d_e_pins>;
    pinctrl-names = "default";
    clocks = <&xtal>;
    clock-names = "clkin1";
    status = "okay";
};