add stmac read mac form eeprom

hc

2023-12-09 b22da3d8526a935aa31e086e63f60ff3246cb61c

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
// SPDX-License-Identifier: GPL-2.0
/*
 * Samsung's S3C2416 SoC device tree source
 *
 * Copyright (c) 2013 Heiko Stuebner <heiko@sntech.de>
 */
 
#include <dt-bindings/clock/s3c2443.h>
#include "s3c24xx.dtsi"
#include "s3c2416-pinctrl.dtsi"
 
/ {
    model = "Samsung S3C2416 SoC";
    compatible = "samsung,s3c2416";
 
    aliases {
        serial3 = &uart_3;
    };
 
    cpus {
        #address-cells = <1>;
        #size-cells = <0>;
 
        cpu@0 {
            device_type = "cpu";
            compatible = "arm,arm926ej-s";
            reg = <0x0>;
        };
    };
 
    clocks: clock-controller@4c000000 {
        compatible = "samsung,s3c2416-clock";
        reg = <0x4c000000 0x40>;
        #clock-cells = <1>;
    };
 
    uart_3: serial@5000c000 {
        compatible = "samsung,s3c2440-uart";
        reg = <0x5000C000 0x4000>;
        interrupts = <1 18 24 4>, <1 18 25 4>;
        clock-names = "uart", "clk_uart_baud2",
                "clk_uart_baud3";
        clocks = <&clocks PCLK_UART3>, <&clocks PCLK_UART3>,
                <&clocks SCLK_UART>;
        status = "disabled";
    };
 
    sdhci_1: sdhci@4ac00000 {
        compatible = "samsung,s3c6410-sdhci";
        reg = <0x4AC00000 0x100>;
        interrupts = <0 0 21 3>;
        clock-names = "hsmmc", "mmc_busclk.0",
                "mmc_busclk.2";
        clocks = <&clocks HCLK_HSMMC0>, <&clocks HCLK_HSMMC0>,
                <&clocks MUX_HSMMC0>;
        status = "disabled";
    };
 
    sdhci_0: sdhci@4a800000 {
        compatible = "samsung,s3c6410-sdhci";
        reg = <0x4A800000 0x100>;
        interrupts = <0 0 20 3>;
        clock-names = "hsmmc", "mmc_busclk.0",
                "mmc_busclk.2";
        clocks = <&clocks HCLK_HSMMC1>, <&clocks HCLK_HSMMC1>,
                <&clocks MUX_HSMMC1>;
        status = "disabled";
    };
};
 
&i2c {
    compatible = "samsung,s3c2440-i2c";
    clocks = <&clocks PCLK_I2C0>;
    clock-names = "i2c";
};
 
&intc {
    compatible = "samsung,s3c2416-irq";
};
 
&pinctrl_0 {
    compatible = "samsung,s3c2416-pinctrl";
};
 
&rtc {
    compatible = "samsung,s3c2416-rtc";
    clocks = <&clocks PCLK_RTC>;
    clock-names = "rtc";
};
 
&timer {
    clocks = <&clocks PCLK_PWM>;
    clock-names = "timers";
};
 
&uart_0 {
    compatible = "samsung,s3c2440-uart";
    clock-names = "uart", "clk_uart_baud2",
            "clk_uart_baud3";
    clocks = <&clocks PCLK_UART0>, <&clocks PCLK_UART0>,
            <&clocks SCLK_UART>;
};
 
&uart_1 {
    compatible = "samsung,s3c2440-uart";
    clock-names = "uart", "clk_uart_baud2",
            "clk_uart_baud3";
    clocks = <&clocks PCLK_UART1>, <&clocks PCLK_UART1>,
            <&clocks SCLK_UART>;
};
 
&uart_2 {
    compatible = "samsung,s3c2440-uart";
    clock-names = "uart", "clk_uart_baud2",
            "clk_uart_baud3";
    clocks = <&clocks PCLK_UART2>, <&clocks PCLK_UART2>,
            <&clocks SCLK_UART>;
};
 
&watchdog {
    interrupts = <1 9 27 3>;
    clocks = <&clocks PCLK_WDT>;
    clock-names = "watchdog";
};