修改led为gpio

hc

2024-10-12 a5969cabbb4660eab42b6ef0412cbbd1200cf14d

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
/* SPDX-License-Identifier: GPL-2.0 */
/*
 *  Copyright (C) 2016-2018 Xilinx
 */
 
#ifndef __LINUX_CLK_ZYNQMP_H_
#define __LINUX_CLK_ZYNQMP_H_
 
#include <linux/spinlock.h>
 
#include <linux/firmware/xlnx-zynqmp.h>
 
enum topology_type {
    TYPE_INVALID,
    TYPE_MUX,
    TYPE_PLL,
    TYPE_FIXEDFACTOR,
    TYPE_DIV1,
    TYPE_DIV2,
    TYPE_GATE,
};
 
/**
 * struct clock_topology - Clock topology
 * @type:    Type of topology
 * @flag:    Topology flags
 * @type_flag:    Topology type specific flag
 */
struct clock_topology {
    u32 type;
    u32 flag;
    u32 type_flag;
    u8 custom_type_flag;
};
 
struct clk_hw *zynqmp_clk_register_pll(const char *name, u32 clk_id,
                       const char * const *parents,
                       u8 num_parents,
                       const struct clock_topology *nodes);
 
struct clk_hw *zynqmp_clk_register_gate(const char *name, u32 clk_id,
                    const char * const *parents,
                    u8 num_parents,
                    const struct clock_topology *nodes);
 
struct clk_hw *zynqmp_clk_register_divider(const char *name,
                       u32 clk_id,
                       const char * const *parents,
                       u8 num_parents,
                       const struct clock_topology *nodes);
 
struct clk_hw *zynqmp_clk_register_mux(const char *name, u32 clk_id,
                       const char * const *parents,
                       u8 num_parents,
                       const struct clock_topology *nodes);
 
struct clk_hw *zynqmp_clk_register_fixed_factor(const char *name,
                    u32 clk_id,
                    const char * const *parents,
                    u8 num_parents,
                    const struct clock_topology *nodes);
 
#endif