hc
2023-05-26 a23f51ed7a39e452c1037343a84d7db1ca2c5bd7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
/*
 * Copyright 2013 Broadcom Corporation.
 *
 * SPDX-License-Identifier:      GPL-2.0+
 */
 
#include <common.h>
#include <asm/io.h>
#include <asm/arch/sysmap.h>
 
#define EN_MASK        0x08000000    /* Enable timer */
#define SRSTEN_MASK    0x04000000    /* Enable soft reset */
#define CLKS_SHIFT    20        /* Clock period shift */
#define LD_SHIFT    0        /* Reload value shift */
 
void reset_cpu(ulong ignored)
{
   /*
    * Set WD enable, RST enable,
    * 3.9 msec clock period (8), reload value (8*3.9ms)
    */
   u32 reg = EN_MASK + SRSTEN_MASK + (8 << CLKS_SHIFT) + (8 << LD_SHIFT);
   writel(reg, SECWD2_BASE_ADDR);
 
   while (1)
       ;    /* loop forever till reset */
}