hc
2023-05-26 a23f51ed7a39e452c1037343a84d7db1ca2c5bd7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
/******************************************************************************
 *
 * Copyright(c) 2009-2012  Realtek Corporation.
 *
 * This program is free software; you can redistribute it and/or modify it
 * under the terms of version 2 of the GNU General Public License as
 * published by the Free Software Foundation.
 *
 * This program is distributed in the hope that it will be useful, but WITHOUT
 * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
 * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
 * more details.
 *
 * The full GNU General Public License is included in this distribution in the
 * file called LICENSE.
 *
 * Contact Information:
 * wlanfae <wlanfae@realtek.com>
 * Realtek Corporation, No. 2, Innovation Road II, Hsinchu Science Park,
 * Hsinchu 300, Taiwan.
 *
 * Larry Finger <Larry.Finger@lwfinger.net>
 *
 *****************************************************************************/
#ifndef __RTL92S_PHY_H__
#define __RTL92S_PHY_H__
 
#define MAX_TXPWR_IDX_NMODE_92S        63
#define MAX_DOZE_WAITING_TIMES_9x    64
 
/* Channel switch:The size of
 * command tables for switch channel */
#define MAX_PRECMD_CNT            16
#define MAX_RFDEPENDCMD_CNT        16
#define MAX_POSTCMD_CNT            16
 
#define RF90_PATH_MAX            4
#define RF6052_MAX_PATH            2
 
enum version_8192s {
   VERSION_8192S_ACUT,
   VERSION_8192S_BCUT,
   VERSION_8192S_CCUT
};
 
enum swchnlcmd_id {
   CMDID_END,
   CMDID_SET_TXPOWEROWER_LEVEL,
   CMDID_BBREGWRITE10,
   CMDID_WRITEPORT_ULONG,
   CMDID_WRITEPORT_USHORT,
   CMDID_WRITEPORT_UCHAR,
   CMDID_RF_WRITEREG,
};
 
struct swchnlcmd {
   enum swchnlcmd_id cmdid;
   u32 para1;
   u32 para2;
   u32 msdelay;
};
 
enum baseband_config_type {
   /* Radio Path A */
   BASEBAND_CONFIG_PHY_REG = 0,
   /* Radio Path B */
   BASEBAND_CONFIG_AGC_TAB = 1,
};
 
#define hal_get_firmwareversion(rtlpriv) \
   (((struct rt_firmware *)(rtlpriv->rtlhal.pfirmware))->firmwareversion)
 
u32 rtl92s_phy_query_bb_reg(struct ieee80211_hw *hw, u32 regaddr, u32 bitmask);
void rtl92s_phy_set_bb_reg(struct ieee80211_hw *hw, u32 regaddr, u32 bitmask,
              u32 data);
void rtl92s_phy_scan_operation_backup(struct ieee80211_hw *hw, u8 operation);
u32 rtl92s_phy_query_rf_reg(struct ieee80211_hw *hw, enum radio_path rfpath,
               u32 regaddr, u32 bitmask);
void rtl92s_phy_set_rf_reg(struct ieee80211_hw *hw,    enum radio_path rfpath,
              u32 regaddr, u32 bitmask, u32 data);
void rtl92s_phy_set_bw_mode(struct ieee80211_hw *hw,
               enum nl80211_channel_type ch_type);
u8 rtl92s_phy_sw_chnl(struct ieee80211_hw *hw);
bool rtl92s_phy_set_rf_power_state(struct ieee80211_hw *hw,
                  enum rf_pwrstate rfpower_state);
bool rtl92s_phy_mac_config(struct ieee80211_hw *hw);
void rtl92s_phy_switch_ephy_parameter(struct ieee80211_hw *hw);
bool rtl92s_phy_bb_config(struct ieee80211_hw *hw);
bool rtl92s_phy_rf_config(struct ieee80211_hw *hw);
void rtl92s_phy_get_hw_reg_originalvalue(struct ieee80211_hw *hw);
void rtl92s_phy_set_txpower(struct ieee80211_hw *hw, u8    channel);
bool rtl92s_phy_set_fw_cmd(struct ieee80211_hw *hw, enum fwcmd_iotype fwcmd_io);
void rtl92s_phy_chk_fwcmd_iodone(struct ieee80211_hw *hw);
void rtl92s_phy_set_beacon_hwreg(struct ieee80211_hw *hw, u16 beaconinterval);
u8 rtl92s_phy_config_rf(struct ieee80211_hw *hw, enum radio_path rfpath) ;
 
#endif