hc
2024-05-16 8d2a02b24d66aa359e83eebc1ed3c0f85367a1cb
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
/*
 * ti_armv7_omap.h
 *
 * Copyright (C) 2015 Texas Instruments Incorporated - http://www.ti.com/
 *
 * SPDX-License-Identifier:    GPL-2.0+
 *
 * The various ARMv7 SoCs from TI all share a number of IP blocks when
 * implementing a given feature. This is meant to isolate the features
 * that are based on OMAP architecture.
 */
#ifndef __CONFIG_TI_ARMV7_OMAP_H__
#define __CONFIG_TI_ARMV7_OMAP_H__
 
/* I2C IP block */
#define CONFIG_SYS_OMAP24_I2C_SPEED    100000
#define CONFIG_SYS_OMAP24_I2C_SLAVE    1
 
/*
 * GPMC NAND block.  We support 1 device and the physical address to
 * access CS0 at is 0x8000000.
 */
#ifdef CONFIG_NAND
#ifndef CONFIG_SYS_NAND_BASE
#define CONFIG_SYS_NAND_BASE        0x8000000
#endif
#define CONFIG_SYS_MAX_NAND_DEVICE    1
#endif
 
/* Now for the remaining common defines */
#include <configs/ti_armv7_common.h>
 
#endif /* __CONFIG_TI_ARMV7_OMAP_H__ */