hc
2024-10-22 8ac6c7a54ed1b98d142dce24b11c6de6a1e239a5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
/*
 * Copyright 2014 Advanced Micro Devices, Inc.
 *
 * Permission is hereby granted, free of charge, to any person obtaining a
 * copy of this software and associated documentation files (the "Software"),
 * to deal in the Software without restriction, including without limitation
 * the rights to use, copy, modify, merge, publish, distribute, sublicense,
 * and/or sell copies of the Software, and to permit persons to whom the
 * Software is furnished to do so, subject to the following conditions:
 *
 * The above copyright notice and this permission notice shall be included in
 * all copies or substantial portions of the Software.
 *
 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
 * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
 * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
 * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
 * OTHER DEALINGS IN THE SOFTWARE.
 *
 */
 
#ifndef __AMDGPU_PM_H__
#define __AMDGPU_PM_H__
 
struct cg_flag_name
{
   u32 flag;
   const char *name;
};
 
enum amdgpu_device_attr_flags {
   ATTR_FLAG_BASIC = (1 << 0),
   ATTR_FLAG_ONEVF = (1 << 16),
};
 
#define ATTR_FLAG_TYPE_MASK    (0x0000ffff)
#define ATTR_FLAG_MODE_MASK    (0xffff0000)
#define ATTR_FLAG_MASK_ALL    (0xffffffff)
 
enum amdgpu_device_attr_states {
   ATTR_STATE_UNSUPPORTED = 0,
   ATTR_STATE_SUPPORTED,
};
 
struct amdgpu_device_attr {
   struct device_attribute dev_attr;
   enum amdgpu_device_attr_flags flags;
   int (*attr_update)(struct amdgpu_device *adev, struct amdgpu_device_attr *attr,
              uint32_t mask, enum amdgpu_device_attr_states *states);
 
};
 
struct amdgpu_device_attr_entry {
   struct list_head entry;
   struct amdgpu_device_attr *attr;
};
 
#define to_amdgpu_device_attr(_dev_attr) \
   container_of(_dev_attr, struct amdgpu_device_attr, dev_attr)
 
#define __AMDGPU_DEVICE_ATTR(_name, _mode, _show, _store, _flags, ...)    \
   { .dev_attr = __ATTR(_name, _mode, _show, _store),        \
     .flags = _flags,                        \
     ##__VA_ARGS__, }
 
#define AMDGPU_DEVICE_ATTR(_name, _mode, _flags, ...)            \
   __AMDGPU_DEVICE_ATTR(_name, _mode,                \
                amdgpu_get_##_name, amdgpu_set_##_name,    \
                _flags, ##__VA_ARGS__)
 
#define AMDGPU_DEVICE_ATTR_RW(_name, _flags, ...)            \
   AMDGPU_DEVICE_ATTR(_name, S_IRUGO | S_IWUSR,            \
              _flags, ##__VA_ARGS__)
 
#define AMDGPU_DEVICE_ATTR_RO(_name, _flags, ...)            \
   __AMDGPU_DEVICE_ATTR(_name, S_IRUGO,                \
                amdgpu_get_##_name, NULL,            \
                _flags, ##__VA_ARGS__)
 
int amdgpu_pm_sysfs_init(struct amdgpu_device *adev);
int amdgpu_pm_virt_sysfs_init(struct amdgpu_device *adev);
void amdgpu_pm_sysfs_fini(struct amdgpu_device *adev);
void amdgpu_pm_virt_sysfs_fini(struct amdgpu_device *adev);
 
int amdgpu_debugfs_pm_init(struct amdgpu_device *adev);
 
#endif