增加sysfs接口

hc

2023-08-30 862c27fc9920c83318c784bfdadf43a65df1ec8f

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
/*
 * Copyright (C) 2017 Socionext Inc.
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#include <linux/delay.h>
 
#include "../init.h"
#include "../sc64-regs.h"
#include "pll.h"
 
/* PLL type: SSC */
#define SC_CPLLCTRL    (SC_BASE_ADDR | 0x1400)    /* CPU/ARM */
#define SC_SPLLCTRL    (SC_BASE_ADDR | 0x1410)    /* misc */
#define SC_SPLL2CTRL    (SC_BASE_ADDR | 0x1420)    /* DSP */
#define SC_VPPLLCTRL    (SC_BASE_ADDR | 0x1430)    /* VPE */
#define SC_VGPLLCTRL    (SC_BASE_ADDR | 0x1440)
#define SC_DECPLLCTRL    (SC_BASE_ADDR | 0x1450)
#define SC_ENCPLLCTRL    (SC_BASE_ADDR | 0x1460)
#define SC_PXFPLLCTRL    (SC_BASE_ADDR | 0x1470)
#define SC_DPLL0CTRL    (SC_BASE_ADDR | 0x1480)    /* DDR memory 0 */
#define SC_DPLL1CTRL    (SC_BASE_ADDR | 0x1490)    /* DDR memory 1 */
#define SC_DPLL2CTRL    (SC_BASE_ADDR | 0x14a0)    /* DDR memory 2 */
#define SC_VSPLLCTRL    (SC_BASE_ADDR | 0x14c0)
 
/* PLL type: VPLL27 */
#define SC_VPLL27FCTRL    (SC_BASE_ADDR | 0x1500)
#define SC_VPLL27ACTRL    (SC_BASE_ADDR | 0x1520)
 
/* PLL type: DSPLL */
#define SC_VPLL8KCTRL    (SC_BASE_ADDR | 0x1540)
 
void uniphier_pxs3_pll_init(void)
{
    uniphier_ld20_sscpll_init(SC_CPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 4);
    /* do nothing for SPLL */
    uniphier_ld20_sscpll_init(SC_SPLL2CTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 4);
    uniphier_ld20_sscpll_init(SC_VPPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 2);
    uniphier_ld20_sscpll_init(SC_VGPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 2);
    uniphier_ld20_sscpll_init(SC_DECPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 2);
    uniphier_ld20_sscpll_init(SC_ENCPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 4);
    uniphier_ld20_sscpll_init(SC_PXFPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 2);
    uniphier_ld20_sscpll_init(SC_VSPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 2);
 
    mdelay(1);
 
    uniphier_ld20_sscpll_ssc_en(SC_CPLLCTRL);
    uniphier_ld20_sscpll_ssc_en(SC_SPLL2CTRL);
    uniphier_ld20_sscpll_ssc_en(SC_VPPLLCTRL);
    uniphier_ld20_sscpll_ssc_en(SC_VGPLLCTRL);
    uniphier_ld20_sscpll_ssc_en(SC_DECPLLCTRL);
    uniphier_ld20_sscpll_ssc_en(SC_ENCPLLCTRL);
    uniphier_ld20_sscpll_ssc_en(SC_PXFPLLCTRL);
    uniphier_ld20_sscpll_ssc_en(SC_DPLL0CTRL);
    uniphier_ld20_sscpll_ssc_en(SC_DPLL1CTRL);
    uniphier_ld20_sscpll_ssc_en(SC_DPLL2CTRL);
    uniphier_ld20_sscpll_ssc_en(SC_VSPLLCTRL);
 
    uniphier_ld20_vpll27_init(SC_VPLL27FCTRL);
    uniphier_ld20_vpll27_init(SC_VPLL27ACTRL);
 
    uniphier_ld20_dspll_init(SC_VPLL8KCTRL);
}