hc
2023-11-30 6c9be420e167ee7ce45c0309586f09ddab28ac15
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
/*
 * Copyright (c) 2016 Maxime Ripard. All rights reserved.
 *
 * This software is licensed under the terms of the GNU General Public
 * License version 2, as published by the Free Software Foundation, and
 * may be copied, distributed, and modified under those terms.
 *
 * This program is distributed in the hope that it will be useful,
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
 * GNU General Public License for more details.
 */
 
#ifndef _CCU_NKM_H_
#define _CCU_NKM_H_
 
#include <linux/clk-provider.h>
 
#include "ccu_common.h"
#include "ccu_div.h"
#include "ccu_mult.h"
 
/*
 * struct ccu_nkm - Definition of an N-K-M clock
 *
 * Clocks based on the formula parent * N * K / M
 */
struct ccu_nkm {
   u32            enable;
   u32            lock;
 
   struct ccu_mult_internal    n;
   struct ccu_mult_internal    k;
   struct ccu_div_internal        m;
   struct ccu_mux_internal    mux;
 
   unsigned int        fixed_post_div;
 
   struct ccu_common    common;
};
 
#define SUNXI_CCU_NKM_WITH_MUX_GATE_LOCK(_struct, _name, _parents, _reg, \
                    _nshift, _nwidth,        \
                    _kshift, _kwidth,        \
                    _mshift, _mwidth,        \
                    _muxshift, _muxwidth,        \
                    _gate, _lock, _flags)        \
   struct ccu_nkm _struct = {                    \
       .enable        = _gate,                \
       .lock        = _lock,                \
       .k        = _SUNXI_CCU_MULT(_kshift, _kwidth),    \
       .n        = _SUNXI_CCU_MULT(_nshift, _nwidth),    \
       .m        = _SUNXI_CCU_DIV(_mshift, _mwidth),    \
       .mux        = _SUNXI_CCU_MUX(_muxshift, _muxwidth),    \
       .common        = {                    \
           .reg        = _reg,                \
           .hw.init    = CLK_HW_INIT_PARENTS(_name,    \
                             _parents,        \
                             &ccu_nkm_ops,    \
                             _flags),        \
       },                            \
   }
 
#define SUNXI_CCU_NKM_WITH_GATE_LOCK(_struct, _name, _parent, _reg,    \
                    _nshift, _nwidth,            \
                    _kshift, _kwidth,            \
                    _mshift, _mwidth,            \
                    _gate, _lock, _flags)        \
   struct ccu_nkm _struct = {                    \
       .enable        = _gate,                \
       .lock        = _lock,                \
       .k        = _SUNXI_CCU_MULT(_kshift, _kwidth),    \
       .n        = _SUNXI_CCU_MULT(_nshift, _nwidth),    \
       .m        = _SUNXI_CCU_DIV(_mshift, _mwidth),    \
       .common        = {                    \
           .reg        = _reg,                \
           .hw.init    = CLK_HW_INIT(_name,        \
                             _parent,        \
                             &ccu_nkm_ops,    \
                             _flags),        \
       },                            \
   }
 
static inline struct ccu_nkm *hw_to_ccu_nkm(struct clk_hw *hw)
{
   struct ccu_common *common = hw_to_ccu_common(hw);
 
   return container_of(common, struct ccu_nkm, common);
}
 
extern const struct clk_ops ccu_nkm_ops;
 
#endif /* _CCU_NKM_H_ */