hc
2023-10-25 6c2073b7aa40e29d0eca7d571dd7bc590c7ecaa7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
/*
 * Kernel virtual memory layout definitions.
 *
 * This file is subject to the terms and conditions of the GNU General
 * Public License.  See the file "COPYING" in the main directory of
 * this archive for more details.
 *
 * Copyright (C) 2016 Cadence Design Systems Inc.
 */
 
#ifndef _XTENSA_KMEM_LAYOUT_H
#define _XTENSA_KMEM_LAYOUT_H
 
#include <asm/types.h>
 
#ifdef CONFIG_MMU
 
/*
 * Fixed TLB translations in the processor.
 */
 
#define XCHAL_PAGE_TABLE_VADDR    __XTENSA_UL_CONST(0x80000000)
#define XCHAL_PAGE_TABLE_SIZE    __XTENSA_UL_CONST(0x00400000)
 
#if defined(CONFIG_XTENSA_KSEG_MMU_V2)
 
#define XCHAL_KSEG_CACHED_VADDR    __XTENSA_UL_CONST(0xd0000000)
#define XCHAL_KSEG_BYPASS_VADDR    __XTENSA_UL_CONST(0xd8000000)
#define XCHAL_KSEG_SIZE        __XTENSA_UL_CONST(0x08000000)
#define XCHAL_KSEG_ALIGNMENT    __XTENSA_UL_CONST(0x08000000)
#define XCHAL_KSEG_TLB_WAY    5
#define XCHAL_KIO_TLB_WAY    6
 
#elif defined(CONFIG_XTENSA_KSEG_256M)
 
#define XCHAL_KSEG_CACHED_VADDR    __XTENSA_UL_CONST(0xb0000000)
#define XCHAL_KSEG_BYPASS_VADDR    __XTENSA_UL_CONST(0xc0000000)
#define XCHAL_KSEG_SIZE        __XTENSA_UL_CONST(0x10000000)
#define XCHAL_KSEG_ALIGNMENT    __XTENSA_UL_CONST(0x10000000)
#define XCHAL_KSEG_TLB_WAY    6
#define XCHAL_KIO_TLB_WAY    6
 
#elif defined(CONFIG_XTENSA_KSEG_512M)
 
#define XCHAL_KSEG_CACHED_VADDR    __XTENSA_UL_CONST(0xa0000000)
#define XCHAL_KSEG_BYPASS_VADDR    __XTENSA_UL_CONST(0xc0000000)
#define XCHAL_KSEG_SIZE        __XTENSA_UL_CONST(0x20000000)
#define XCHAL_KSEG_ALIGNMENT    __XTENSA_UL_CONST(0x10000000)
#define XCHAL_KSEG_TLB_WAY    6
#define XCHAL_KIO_TLB_WAY    6
 
#else
#error Unsupported KSEG configuration
#endif
 
#ifdef CONFIG_KSEG_PADDR
#define XCHAL_KSEG_PADDR        __XTENSA_UL_CONST(CONFIG_KSEG_PADDR)
#else
#define XCHAL_KSEG_PADDR    __XTENSA_UL_CONST(0x00000000)
#endif
 
#if XCHAL_KSEG_PADDR & (XCHAL_KSEG_ALIGNMENT - 1)
#error XCHAL_KSEG_PADDR is not properly aligned to XCHAL_KSEG_ALIGNMENT
#endif
 
#endif
 
#ifndef CONFIG_KASAN
#define KERNEL_STACK_SHIFT    13
#else
#define KERNEL_STACK_SHIFT    15
#endif
#define KERNEL_STACK_SIZE    (1 << KERNEL_STACK_SHIFT)
 
#endif