hc
2023-10-25 6c2073b7aa40e29d0eca7d571dd7bc590c7ecaa7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
/* SPDX-License-Identifier: GPL-2.0 */
#ifndef _PARISC_DMA_MAPPING_H
#define _PARISC_DMA_MAPPING_H
 
#include <asm/cacheflush.h>
 
/*
** We need to support 4 different coherent dma models with one binary:
**
**     I/O MMU        consistent method           dma_sync behavior
**  =============   ======================       =======================
**  a) PA-7x00LC    uncachable host memory          flush/purge
**  b) U2/Uturn      cachable host memory              NOP
**  c) Ike/Astro     cachable host memory              NOP
**  d) EPIC/SAGA     memory on EPIC/SAGA         flush/reset DMA channel
**
** PA-7[13]00LC processors have a GSC bus interface and no I/O MMU.
**
** Systems (eg PCX-T workstations) that don't fall into the above
** categories will need to modify the needed drivers to perform
** flush/purge and allocate "regular" cacheable pages for everything.
*/
 
extern const struct dma_map_ops *hppa_dma_ops;
 
static inline const struct dma_map_ops *get_arch_dma_ops(struct bus_type *bus)
{
   return hppa_dma_ops;
}
 
static inline void *
parisc_walk_tree(struct device *dev)
{
   struct device *otherdev;
   if(likely(dev->platform_data != NULL))
       return dev->platform_data;
   /* OK, just traverse the bus to find it */
   for(otherdev = dev->parent; otherdev;
       otherdev = otherdev->parent) {
       if(otherdev->platform_data) {
           dev->platform_data = otherdev->platform_data;
           break;
       }
   }
   return dev->platform_data;
}
 
#define GET_IOC(dev) ({                    \
   void *__pdata = parisc_walk_tree(dev);        \
   __pdata ? HBA_DATA(__pdata)->iommu : NULL;    \
})
 
#ifdef CONFIG_IOMMU_CCIO
struct parisc_device;
struct ioc;
void * ccio_get_iommu(const struct parisc_device *dev);
int ccio_request_resource(const struct parisc_device *dev,
       struct resource *res);
int ccio_allocate_resource(const struct parisc_device *dev,
       struct resource *res, unsigned long size,
       unsigned long min, unsigned long max, unsigned long align);
#else /* !CONFIG_IOMMU_CCIO */
#define ccio_get_iommu(dev) NULL
#define ccio_request_resource(dev, res) insert_resource(&iomem_resource, res)
#define ccio_allocate_resource(dev, res, size, min, max, align) \
       allocate_resource(&iomem_resource, res, size, min, max, \
               align, NULL, NULL)
#endif /* !CONFIG_IOMMU_CCIO */
 
#ifdef CONFIG_IOMMU_SBA
struct parisc_device;
void * sba_get_iommu(struct parisc_device *dev);
#endif
 
#endif