kernel_5.10 no rt

hc

2023-12-11 6778948f9de86c3cfaf36725a7c87dcff9ba247f

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
/* SPDX-License-Identifier: GPL-2.0 */
/*
 * Copyright (c) 2021 Rockchip Electronics Co., Ltd
 */
#ifndef __SOC_ROCKCHIP_IOMMU_H
#define __SOC_ROCKCHIP_IOMMU_H
 
struct device;
 
#if IS_REACHABLE(CONFIG_ROCKCHIP_IOMMU)
int rockchip_iommu_enable(struct device *dev);
int rockchip_iommu_disable(struct device *dev);
int rockchip_pagefault_done(struct device *master_dev);
void __iomem *rockchip_get_iommu_base(struct device *master_dev, int idx);
bool rockchip_iommu_is_enabled(struct device *dev);
void rockchip_iommu_mask_irq(struct device *dev);
void rockchip_iommu_unmask_irq(struct device *dev);
int rockchip_iommu_force_reset(struct device *dev);
#else
static inline int rockchip_iommu_enable(struct device *dev)
{
    return -ENODEV;
}
static inline int rockchip_iommu_disable(struct device *dev)
{
    return -ENODEV;
}
static inline int rockchip_pagefault_done(struct device *master_dev)
{
    return 0;
}
static inline void __iomem *rockchip_get_iommu_base(struct device *master_dev, int idx)
{
    return NULL;
}
static inline bool rockchip_iommu_is_enabled(struct device *dev)
{
    return false;
}
static inline void rockchip_iommu_mask_irq(struct device *dev)
{
}
static inline void rockchip_iommu_unmask_irq(struct device *dev)
{
}
static inline int rockchip_iommu_force_reset(struct device *dev)
{
    return -ENODEV;
}
#endif
 
#endif