hc
2023-12-11 6778948f9de86c3cfaf36725a7c87dcff9ba247f
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
/*
 * Rockchip isp1 driver
 *
 * Copyright (C) 2017 Rockchip Electronics Co., Ltd.
 *
 * This software is available to you under a choice of one of two
 * licenses.  You may choose to be licensed under the terms of the GNU
 * General Public License (GPL) Version 2, available from the file
 * COPYING in the main directory of this source tree, or the
 * OpenIB.org BSD license below:
 *
 *     Redistribution and use in source and binary forms, with or
 *     without modification, are permitted provided that the following
 *     conditions are met:
 *
 *      - Redistributions of source code must retain the above
 *        copyright notice, this list of conditions and the following
 *        disclaimer.
 *
 *      - Redistributions in binary form must reproduce the above
 *        copyright notice, this list of conditions and the following
 *        disclaimer in the documentation and/or other materials
 *        provided with the distribution.
 *
 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
 * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
 * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
 * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
 * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
 * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
 * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
 * SOFTWARE.
 */
 
#ifndef _RKISP_DEV_H
#define _RKISP_DEV_H
 
#include "capture.h"
#include "csi.h"
#include "dmarx.h"
#include "bridge.h"
#include "hw.h"
#include "rkisp.h"
#include "isp_params.h"
#include "isp_stats.h"
#include "isp_mipi_luma.h"
#include "procfs.h"
#include "isp_external.h"
#include "version.h"
 
#define DRIVER_NAME "rkisp"
#define ISP_VDEV_NAME DRIVER_NAME  "_ispdev"
 
#define GRP_ID_SENSOR            BIT(0)
#define GRP_ID_MIPIPHY            BIT(1)
#define GRP_ID_ISP            BIT(2)
#define GRP_ID_ISP_MP            BIT(3)
#define GRP_ID_ISP_SP            BIT(4)
#define GRP_ID_ISP_DMARX        BIT(5)
#define GRP_ID_ISP_BRIDGE        BIT(6)
#define GRP_ID_CSI            BIT(7)
 
#define RKISP_MAX_SENSOR        4
#define RKISP_MAX_PIPELINE        8
 
#define RKISP_MEDIA_BUS_FMT_MASK    0xF000
#define RKISP_MEDIA_BUS_FMT_BAYER    0x3000
 
#define RKISP_CONTI_ERR_MAX        50
 
enum rkisp_isp_state {
   ISP_FRAME_END = BIT(0),
   ISP_FRAME_IN = BIT(1),
   ISP_FRAME_VS = BIT(2),
   ISP_FRAME_MP = BIT(3),
   ISP_FRAME_SP = BIT(4),
   ISP_FRAME_MPFBC = BIT(5),
   ISP_FRAME_BP = BIT(6),
 
   ISP_STOP = BIT(8),
   ISP_START = BIT(9),
   ISP_ERROR = BIT(10),
   ISP_MIPI_ERROR = BIT(11),
};
 
enum rkisp_isp_inp {
   INP_INVAL = 0,
   INP_RAWRD0 = BIT(0),
   INP_RAWRD1 = BIT(1),
   INP_RAWRD2 = BIT(2),
   INP_CSI = BIT(4),
   INP_DVP = BIT(5),
   INP_DMARX_ISP = BIT(6),
   INP_LVDS = BIT(7),
   INP_CIF = BIT(8),
};
 
enum rkisp_rdbk_filt {
   RDBK_F_VS,
   RDBK_F_RD0,
   RDBK_F_RD1,
   RDBK_F_RD2,
   RDBK_F_MAX
};
 
/* unite mode for isp to process high resolution
 * ISP_UNITE_TWO: image splits left and right to two isp hardware
 * ISP_UNITE_ONE: image splits left and right to single isp hardware
 */
enum {
   ISP_UNITE_NONE = 0,
   ISP_UNITE_TWO = 1,
   ISP_UNITE_ONE = 2,
};
 
/* left and right index
 * ISP_UNITE_LEFT: left of image to isp process
 * ISP_UNITE_RIGHT: right of image to isp process
 */
enum {
   ISP_UNITE_LEFT = 0,
   ISP_UNITE_RIGHT = 1,
};
 
/*
 * struct rkisp_pipeline - An ISP hardware pipeline
 *
 * Capture device call other devices via pipeline
 *
 * @num_subdevs: number of linked subdevs
 * @power_cnt: pipeline power count
 * @stream_cnt: stream power count
 */
struct rkisp_pipeline {
   struct media_pipeline pipe;
   int num_subdevs;
   atomic_t power_cnt;
   atomic_t stream_cnt;
   struct v4l2_subdev *subdevs[RKISP_MAX_PIPELINE];
   int (*open)(struct rkisp_pipeline *p,
           struct media_entity *me, bool prepare);
   int (*close)(struct rkisp_pipeline *p);
   int (*set_stream)(struct rkisp_pipeline *p, bool on);
};
 
/*
 * struct rkisp_sensor_info - Sensor infomations
 * @mbus: media bus configuration
 */
struct rkisp_sensor_info {
   struct v4l2_subdev *sd;
   struct v4l2_mbus_config mbus;
   struct v4l2_subdev_frame_interval fi;
   struct v4l2_subdev_format fmt[CSI_PAD_MAX - 1];
   struct v4l2_subdev_pad_config cfg;
};
 
/* struct rkisp_hdr - hdr configured
 * @op_mode: hdr optional mode
 * @esp_mode: hdr especial mode
 * @index: hdr dma index
 * @refcnt: open counter
 * @q_tx: dmatx buf list
 * @q_rx: dmarx buf list
 * @rx_cur_buf: rawrd current buf
 * @dummy_buf: hdr dma internal buf
 */
struct rkisp_hdr {
   u8 op_mode;
   u8 esp_mode;
   u8 compr_bit;
   u8 index[HDR_DMA_MAX];
   atomic_t refcnt;
   struct v4l2_subdev *sensor;
   struct list_head q_tx[HDR_DMA_MAX];
   struct list_head q_rx[HDR_DMA_MAX];
   struct rkisp_dummy_buffer *rx_cur_buf[HDR_DMA_MAX];
   struct rkisp_dummy_buffer dummy_buf[HDR_DMA_MAX][HDR_MAX_DUMMY_BUF];
};
 
/*
 * struct rkisp_device - ISP platform device
 * @base_addr: base register address
 * @active_sensor: sensor in-use, set when streaming on
 * @isp_sdev: ISP sub-device
 * @cap_dev: image capture device
 * @stats_vdev: ISP statistics output device
 * @params_vdev: ISP input parameters device
 * @dmarx_dev: image input device
 * @csi_dev: mipi csi device
 * @br_dev: bridge of isp and ispp device
 */
struct rkisp_device {
   struct list_head list;
   void __iomem *base_addr;
   struct device *dev;
   char name[128];
   void *sw_base_addr;
   struct rkisp_hw_dev *hw_dev;
   struct v4l2_device v4l2_dev;
   struct v4l2_ctrl_handler ctrl_handler;
   struct media_device media_dev;
   struct v4l2_async_notifier notifier;
   struct rkisp_sensor_info *active_sensor;
   struct rkisp_sensor_info sensors[RKISP_MAX_SENSOR];
   int num_sensors;
   struct rkisp_isp_subdev isp_sdev;
   struct rkisp_capture_device cap_dev;
   struct rkisp_isp_stats_vdev stats_vdev;
   struct rkisp_isp_params_vdev params_vdev;
   struct rkisp_dmarx_device dmarx_dev;
   struct rkisp_csi_device csi_dev;
   struct rkisp_bridge_device br_dev;
   struct rkisp_luma_vdev luma_vdev;
   struct rkisp_procfs procfs;
   struct rkisp_pipeline pipe;
   enum rkisp_isp_ver isp_ver;
   struct rkisp_emd_data emd_data_fifo[RKISP_EMDDATA_FIFO_MAX];
   unsigned int emd_data_idx;
   unsigned int emd_vc;
   unsigned int emd_dt;
   int vs_irq;
   struct gpio_desc *vs_irq_gpio;
   struct rkisp_hdr hdr;
   unsigned int isp_state;
   unsigned int isp_err_cnt;
   unsigned int isp_isr_cnt;
   unsigned int isp_inp;
   struct mutex apilock; /* mutex to serialize the calls of stream */
   struct mutex iqlock; /* mutex to serialize the calls of iq */
   wait_queue_head_t sync_onoff;
 
   dma_addr_t resmem_addr;
   phys_addr_t resmem_pa;
   size_t resmem_size;
   struct rkisp_thunderboot_resmem_head tb_head;
   bool is_thunderboot;
   struct rkisp_tb_stream_info tb_stream_info;
   unsigned int tb_addr_idx;
 
   int dev_id;
   unsigned int skip_frame;
   unsigned int irq_ends;
   unsigned int irq_ends_mask;
   bool send_fbcgain;
   struct rkisp_ispp_buf *cur_fbcgain;
   struct rkisp_buffer *cur_spbuf;
 
   struct work_struct rdbk_work;
   struct kfifo rdbk_kfifo;
   spinlock_t rdbk_lock;
   int rdbk_cnt;
   int rdbk_cnt_x1;
   int rdbk_cnt_x2;
   int rdbk_cnt_x3;
   u32 rd_mode;
   int sw_rd_cnt;
 
   struct rkisp_rx_buf_pool pv_pool[RKISP_RX_BUF_POOL_MAX];
 
   struct mutex buf_lock;
   spinlock_t cmsk_lock;
   struct rkisp_cmsk_cfg cmsk_cfg;
   bool is_cmsk_upd;
   bool is_hw_link;
   bool is_bigmode;
   bool is_rdbk_auto;
   bool is_pre_on;
   bool is_first_double;
   bool is_probe_end;
   bool is_frame_double;
 
   struct rkisp_vicap_input vicap_in;
 
   u8 multi_mode;
   u8 multi_index;
   u8 rawaf_irq_cnt;
   u8 unite_index;
};
 
static inline void
rkisp_unite_write(struct rkisp_device *dev, u32 reg, u32 val, bool is_direct)
{
   rkisp_write(dev, reg, val, is_direct);
   if (dev->hw_dev->unite)
       rkisp_next_write(dev, reg, val, is_direct);
}
 
static inline void
rkisp_unite_set_bits(struct rkisp_device *dev, u32 reg, u32 mask,
            u32 val, bool is_direct)
{
   rkisp_set_bits(dev, reg, mask, val, is_direct);
   if (dev->hw_dev->unite)
       rkisp_next_set_bits(dev, reg, mask, val, is_direct);
}
 
static inline void
rkisp_unite_clear_bits(struct rkisp_device *dev, u32 reg, u32 mask,
              bool is_direct)
{
   rkisp_clear_bits(dev, reg, mask, is_direct);
   if (dev->hw_dev->unite)
       rkisp_next_clear_bits(dev, reg, mask, is_direct);
}
 
#endif