kernel_5.10 no rt

hc

2023-12-11 6778948f9de86c3cfaf36725a7c87dcff9ba247f

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
/*
 * Copyright (c) 2022 Rockchip Electronics Co., Ltd.
 */
 
/delete-node/ &cpu_l0;
/delete-node/ &cpu_l1;
/delete-node/ &cpu_l2;
/delete-node/ &cpu_l3;
 
/ {
    cpus {
        cpu_l0: cpu@0000 {
            device_type = "cpu";
            compatible = "arm,cortex-a55";
            reg = <0x0>;
            enable-method = "psci";
            capacity-dmips-mhz = <530>;
            clocks = <&scmi_clk SCMI_CLK_CPUL>;
            operating-points-v2 = <&cluster0_opp_table>;
            cpu-idle-states = <&CPU_SLEEP>;
            i-cache-size = <32768>;
            i-cache-line-size = <64>;
            i-cache-sets = <128>;
            d-cache-size = <32768>;
            d-cache-line-size = <64>;
            d-cache-sets = <128>;
            next-level-cache = <&l2_cache_l0>;
            #cooling-cells = <2>;
            dynamic-power-coefficient = <100>;
        };
 
        cpu_l1: cpu@0100 {
            device_type = "cpu";
            compatible = "arm,cortex-a55";
            reg = <0x100>;
            enable-method = "psci";
            capacity-dmips-mhz = <530>;
            clocks = <&scmi_clk SCMI_CLK_CPUL>;
            operating-points-v2 = <&cluster0_opp_table>;
            cpu-idle-states = <&CPU_SLEEP>;
            i-cache-size = <32768>;
            i-cache-line-size = <64>;
            i-cache-sets = <128>;
            d-cache-size = <32768>;
            d-cache-line-size = <64>;
            d-cache-sets = <128>;
            next-level-cache = <&l2_cache_l1>;
        };
 
        cpu_l2: cpu@0200 {
            device_type = "cpu";
            compatible = "arm,cortex-a55";
            reg = <0x200>;
            enable-method = "psci";
            capacity-dmips-mhz = <530>;
            clocks = <&scmi_clk SCMI_CLK_CPUL>;
            operating-points-v2 = <&cluster0_opp_table>;
            cpu-idle-states = <&CPU_SLEEP>;
            i-cache-size = <32768>;
            i-cache-line-size = <64>;
            i-cache-sets = <128>;
            d-cache-size = <32768>;
            d-cache-line-size = <64>;
            d-cache-sets = <128>;
            next-level-cache = <&l2_cache_l2>;
        };
 
        cpu_l3: cpu@0300 {
            device_type = "cpu";
            compatible = "arm,cortex-a55";
            reg = <0x300>;
            enable-method = "psci";
            capacity-dmips-mhz = <530>;
            clocks = <&scmi_clk SCMI_CLK_CPUL>;
            operating-points-v2 = <&cluster0_opp_table>;
            cpu-idle-states = <&CPU_SLEEP>;
            i-cache-size = <32768>;
            i-cache-line-size = <64>;
            i-cache-sets = <128>;
            d-cache-size = <32768>;
            d-cache-line-size = <64>;
            d-cache-sets = <128>;
            next-level-cache = <&l2_cache_l3>;
        };
    };
};