add tun,baseparameter

hc

2023-03-21 4b55d97acc464242bcd6a8ae77b8ff37c22dec58

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
/* SPDX-License-Identifier: GPL-2.0 */
/*
 * Copyright (c) 2019 Fuzhou Rockchip Electronics Co., Ltd
 */
#ifndef __ROCKCHIP_CPUFREQ_H
#define __ROCKCHIP_CPUFREQ_H
 
#if IS_ENABLED(CONFIG_ARM_ROCKCHIP_CPUFREQ)
unsigned int rockchip_cpufreq_adjust_target(int cpu, unsigned int freq);
int rockchip_cpufreq_check_rate_volt(struct device *dev);
int rockchip_cpufreq_set_opp_info(struct device *dev);
void rockchip_cpufreq_put_opp_info(struct device *dev);
int rockchip_cpufreq_adjust_power_scale(struct device *dev);
int rockchip_cpufreq_suspend(struct cpufreq_policy *policy);
#else
static inline unsigned int rockchip_cpufreq_adjust_target(int cpu,
                              unsigned int freq)
{
    return freq;
}
 
static inline int rockchip_cpufreq_check_rate_volt(struct device *dev)
{
    return -ENOTSUPP;
}
 
static inline int rockchip_cpufreq_set_opp_info(struct device *dev)
{
    return -ENOTSUPP;
}
 
static inline void rockchip_cpufreq_put_opp_info(struct device *dev)
{
}
 
static inline int rockchip_cpufreq_adjust_power_scale(struct device *dev)
{
    return -ENOTSUPP;
}
 
static inline int rockchip_cpufreq_suspend(struct cpufreq_policy *policy)
{
    return -ENOTSUPP;
}
 
#endif /* CONFIG_ARM_ROCKCHIP_CPUFREQ */
 
#endif