hc
2023-05-31 43fd8d44e8182b691c8ee61d487cec02ca11afd2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
/*
 * (C) Copyright 2017 Rockchip Electronics Co., Ltd.
 *
 * SPDX-License-Identifier:     GPL-2.0
 */
 
#include <common.h>
#include <dm.h>
#include <ram.h>
#include <syscon.h>
#include <asm/arch/clock.h>
#include <asm/arch/grf_rk3128.h>
#include <asm/arch/sdram.h>
 
DECLARE_GLOBAL_DATA_PTR;
struct dram_info {
   struct ram_info info;
   struct rk3128_grf *grf;
};
 
static int rk3128_dmc_probe(struct udevice *dev)
{
   struct dram_info *priv = dev_get_priv(dev);
 
   priv->grf = syscon_get_first_range(ROCKCHIP_SYSCON_GRF);
   debug("%s: grf=%p\n", __func__, priv->grf);
   priv->info.base = CONFIG_SYS_SDRAM_BASE;
   priv->info.size = rockchip_sdram_size(
               (phys_addr_t)&priv->grf->os_reg[1]);
 
   return 0;
}
 
static int rk3128_dmc_get_info(struct udevice *dev, struct ram_info *info)
{
   struct dram_info *priv = dev_get_priv(dev);
 
   *info = priv->info;
 
   return 0;
}
 
static struct ram_ops rk3128_dmc_ops = {
   .get_info = rk3128_dmc_get_info,
};
 
 
static const struct udevice_id rk3128_dmc_ids[] = {
   { .compatible = "rockchip,rk3128-dmc" },
   { }
};
 
U_BOOT_DRIVER(dmc_rk3128) = {
   .name = "rockchip_rk3128_dmc",
   .id = UCLASS_RAM,
   .of_match = rk3128_dmc_ids,
   .ops = &rk3128_dmc_ops,
   .probe = rk3128_dmc_probe,
   .priv_auto_alloc_size = sizeof(struct dram_info),
};