hc
2024-05-10 37f49e37ab4cb5d0bc4c60eb5c6d4dd57db767bb
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
/* SPDX-License-Identifier: GPL-2.0-only */
/* arch/arm/mach-realview/include/mach/debug-macro.S
 *
 * Debugging macro include header
 *
 *  Copyright (C) 1994-1999 Russell King
 *  Moved from linux/arch/arm/kernel/debug.S by Ben Dooks
 */
 
#define DEBUG_LL_PHYS_BASE        0x10000000
#define DEBUG_LL_UART_OFFSET        0x00009000
 
#define DEBUG_LL_PHYS_BASE_RS1        0x1c000000
#define DEBUG_LL_UART_OFFSET_RS1    0x00090000
 
#define DEBUG_LL_UART_PHYS_CRX        0xb0090000
 
#define DEBUG_LL_VIRT_BASE        0xf8000000
 
#if defined(CONFIG_DEBUG_VEXPRESS_UART0_DETECT)
 
       .macro    addruart,rp,rv,tmp
       .arch   armv7-a
 
       @ Make an educated guess regarding the memory map:
       @ - the original A9 core tile (based on ARM Cortex-A9 r0p1)
       @   should use UART at 0x10009000
       @ - all other (RS1 complaint) tiles use UART mapped
       @   at 0x1c090000
       mrc    p15, 0, \rp, c0, c0, 0
       movw    \rv, #0xc091
       movt    \rv, #0x410f
       cmp    \rp, \rv
 
       @ Original memory map
       moveq    \rp, #DEBUG_LL_UART_OFFSET
       orreq    \rv, \rp, #DEBUG_LL_VIRT_BASE
       orreq    \rp, \rp, #DEBUG_LL_PHYS_BASE
 
       @ RS1 memory map
       movne    \rp, #DEBUG_LL_UART_OFFSET_RS1
       orrne    \rv, \rp, #DEBUG_LL_VIRT_BASE
       orrne    \rp, \rp, #DEBUG_LL_PHYS_BASE_RS1
 
       .endm
 
#include <debug/pl01x.S>
#endif