hc
2024-05-10 23fa18eaa71266feff7ba8d83022d9e1cc83c65a
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
/*
 * Copyright (c) 2014 Xilinx, Inc. Michal Simek
 * Copyright (c) 2004-2008 Texas Instruments
 *
 * (C) Copyright 2002
 * Gary Jennejohn, DENX Software Engineering, <garyj@denx.de>
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
MEMORY { .sram : ORIGIN = CONFIG_SPL_TEXT_BASE,\
       LENGTH = CONFIG_SPL_MAX_SIZE }
MEMORY { .sdram : ORIGIN = CONFIG_SPL_BSS_START_ADDR, \
       LENGTH = CONFIG_SPL_BSS_MAX_SIZE }
 
OUTPUT_FORMAT("elf32-littlearm", "elf32-littlearm", "elf32-littlearm")
OUTPUT_ARCH(arm)
ENTRY(_start)
SECTIONS
{
   . = ALIGN(4);
   .text :
   {
       __image_copy_start = .;
       *(.vectors)
       CPUDIR/start.o (.text*)
       *(.text*)
   } > .sram
 
   . = ALIGN(4);
   .rodata : {
       *(SORT_BY_ALIGNMENT(SORT_BY_NAME(.rodata*)))
   } > .sram
 
   . = ALIGN(4);
   .data : {
       *(.data*)
   } > .sram
 
   . = ALIGN(4);
   .u_boot_list : {
       KEEP(*(SORT(.u_boot_list*)));
   } > .sram
 
   . = ALIGN(4);
 
   _image_binary_end = .;
 
   _end = .;
 
   /* Move BSS section to RAM because of FAT */
   .bss (NOLOAD) : {
       __bss_start = .;
       *(.bss*)
        . = ALIGN(4);
       __bss_end = .;
   } > .sdram
 
   /DISCARD/ : { *(.dynsym) }
   /DISCARD/ : { *(.dynstr*) }
   /DISCARD/ : { *(.dynamic*) }
   /DISCARD/ : { *(.plt*) }
   /DISCARD/ : { *(.interp*) }
   /DISCARD/ : { *(.gnu*) }
}