add dts config

hc

2023-12-06 08f87f769b595151be1afeff53e144f543faa614

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
/*
 * (C) Copyright 2013 - 2015 Xilinx, Inc.
 *
 * Xilinx Zynq SD Host Controller Interface
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#include <clk.h>
#include <common.h>
#include <dm.h>
#include <fdtdec.h>
#include <linux/libfdt.h>
#include <malloc.h>
#include <sdhci.h>
 
DECLARE_GLOBAL_DATA_PTR;
 
#ifndef CONFIG_ZYNQ_SDHCI_MIN_FREQ
# define CONFIG_ZYNQ_SDHCI_MIN_FREQ    0
#endif
 
struct arasan_sdhci_plat {
    struct mmc_config cfg;
    struct mmc mmc;
    unsigned int f_max;
};
 
static int arasan_sdhci_probe(struct udevice *dev)
{
    struct arasan_sdhci_plat *plat = dev_get_platdata(dev);
    struct mmc_uclass_priv *upriv = dev_get_uclass_priv(dev);
    struct sdhci_host *host = dev_get_priv(dev);
    struct clk clk;
    unsigned long clock;
    int ret;
 
    ret = clk_get_by_index(dev, 0, &clk);
    if (ret < 0) {
        dev_err(dev, "failed to get clock\n");
        return ret;
    }
 
    clock = clk_get_rate(&clk);
    if (IS_ERR_VALUE(clock)) {
        dev_err(dev, "failed to get rate\n");
        return clock;
    }
    debug("%s: CLK %ld\n", __func__, clock);
 
    ret = clk_enable(&clk);
    if (ret && ret != -ENOSYS) {
        dev_err(dev, "failed to enable clock\n");
        return ret;
    }
 
    host->quirks = SDHCI_QUIRK_WAIT_SEND_CMD |
               SDHCI_QUIRK_BROKEN_R1B;
 
#ifdef CONFIG_ZYNQ_HISPD_BROKEN
    host->quirks |= SDHCI_QUIRK_NO_HISPD_BIT;
#endif
 
    host->max_clk = clock;
 
    ret = sdhci_setup_cfg(&plat->cfg, host, plat->f_max,
                  CONFIG_ZYNQ_SDHCI_MIN_FREQ);
    host->mmc = &plat->mmc;
    if (ret)
        return ret;
    host->mmc->priv = host;
    host->mmc->dev = dev;
    upriv->mmc = host->mmc;
 
    return sdhci_probe(dev);
}
 
static int arasan_sdhci_ofdata_to_platdata(struct udevice *dev)
{
    struct arasan_sdhci_plat *plat = dev_get_platdata(dev);
    struct sdhci_host *host = dev_get_priv(dev);
 
    host->name = dev->name;
    host->ioaddr = (void *)devfdt_get_addr(dev);
 
    plat->f_max = fdtdec_get_int(gd->fdt_blob, dev_of_offset(dev),
                "max-frequency", CONFIG_ZYNQ_SDHCI_MAX_FREQ);
 
    return 0;
}
 
static int arasan_sdhci_bind(struct udevice *dev)
{
    struct arasan_sdhci_plat *plat = dev_get_platdata(dev);
 
    return sdhci_bind(dev, &plat->mmc, &plat->cfg);
}
 
static const struct udevice_id arasan_sdhci_ids[] = {
    { .compatible = "arasan,sdhci-8.9a" },
    { }
};
 
U_BOOT_DRIVER(arasan_sdhci_drv) = {
    .name        = "arasan_sdhci",
    .id        = UCLASS_MMC,
    .of_match    = arasan_sdhci_ids,
    .ofdata_to_platdata = arasan_sdhci_ofdata_to_platdata,
    .ops        = &sdhci_ops,
    .bind        = arasan_sdhci_bind,
    .probe        = arasan_sdhci_probe,
    .priv_auto_alloc_size = sizeof(struct sdhci_host),
    .platdata_auto_alloc_size = sizeof(struct arasan_sdhci_plat),
};