add dts config

hc

2023-12-06 08f87f769b595151be1afeff53e144f543faa614

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
// SPDX-License-Identifier: GPL-2.0-or-later
/*
 *  Copyright (C) 2013 Boris BREZILLON <b.brezillon@overkiz.com>
 */
 
#include <linux/clk-provider.h>
#include <linux/clkdev.h>
#include <linux/clk/at91_pmc.h>
#include <linux/of.h>
#include <linux/mfd/syscon.h>
#include <linux/regmap.h>
 
#include "pmc.h"
 
#define to_clk_plldiv(hw) container_of(hw, struct clk_plldiv, hw)
 
struct clk_plldiv {
    struct clk_hw hw;
    struct regmap *regmap;
};
 
static unsigned long clk_plldiv_recalc_rate(struct clk_hw *hw,
                        unsigned long parent_rate)
{
    struct clk_plldiv *plldiv = to_clk_plldiv(hw);
    unsigned int mckr;
 
    regmap_read(plldiv->regmap, AT91_PMC_MCKR, &mckr);
 
    if (mckr & AT91_PMC_PLLADIV2)
        return parent_rate / 2;
 
    return parent_rate;
}
 
static long clk_plldiv_round_rate(struct clk_hw *hw, unsigned long rate,
                    unsigned long *parent_rate)
{
    unsigned long div;
 
    if (rate > *parent_rate)
        return *parent_rate;
    div = *parent_rate / 2;
    if (rate < div)
        return div;
 
    if (rate - div < *parent_rate - rate)
        return div;
 
    return *parent_rate;
}
 
static int clk_plldiv_set_rate(struct clk_hw *hw, unsigned long rate,
                   unsigned long parent_rate)
{
    struct clk_plldiv *plldiv = to_clk_plldiv(hw);
 
    if ((parent_rate != rate) && (parent_rate / 2 != rate))
        return -EINVAL;
 
    regmap_update_bits(plldiv->regmap, AT91_PMC_MCKR, AT91_PMC_PLLADIV2,
               parent_rate != rate ? AT91_PMC_PLLADIV2 : 0);
 
    return 0;
}
 
static const struct clk_ops plldiv_ops = {
    .recalc_rate = clk_plldiv_recalc_rate,
    .round_rate = clk_plldiv_round_rate,
    .set_rate = clk_plldiv_set_rate,
};
 
struct clk_hw * __init
at91_clk_register_plldiv(struct regmap *regmap, const char *name,
             const char *parent_name)
{
    struct clk_plldiv *plldiv;
    struct clk_hw *hw;
    struct clk_init_data init;
    int ret;
 
    plldiv = kzalloc(sizeof(*plldiv), GFP_KERNEL);
    if (!plldiv)
        return ERR_PTR(-ENOMEM);
 
    init.name = name;
    init.ops = &plldiv_ops;
    init.parent_names = parent_name ? &parent_name : NULL;
    init.num_parents = parent_name ? 1 : 0;
    init.flags = CLK_SET_RATE_GATE;
 
    plldiv->hw.init = &init;
    plldiv->regmap = regmap;
 
    hw = &plldiv->hw;
    ret = clk_hw_register(NULL, &plldiv->hw);
    if (ret) {
        kfree(plldiv);
        hw = ERR_PTR(ret);
    }
 
    return hw;
}