hc
2024-01-05 071106ecf68c401173c58808b1cf5f68cc50d390
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
/*
 *  Copyright (C) 2012-2017 Altera Corporation <www.altera.com>
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#ifndef _RESET_MANAGER_H_
#define _RESET_MANAGER_H_
 
void reset_cpu(ulong addr);
 
void socfpga_per_reset(u32 reset, int set);
void socfpga_per_reset_all(void);
 
#if defined(CONFIG_SOCFPGA_VIRTUAL_TARGET)
#define RSTMGR_CTRL_SWWARMRSTREQ_LSB 2
#else
#define RSTMGR_CTRL_SWWARMRSTREQ_LSB 1
#endif
 
/*
 * Define a reset identifier, from which a permodrst bank ID
 * and reset ID can be extracted using the subsequent macros
 * RSTMGR_RESET() and RSTMGR_BANK().
 */
#define RSTMGR_BANK_OFFSET    8
#define RSTMGR_BANK_MASK    0x7
#define RSTMGR_RESET_OFFSET    0
#define RSTMGR_RESET_MASK    0x1f
#define RSTMGR_DEFINE(_bank, _offset)        \
   ((_bank) << RSTMGR_BANK_OFFSET) | ((_offset) << RSTMGR_RESET_OFFSET)
 
/* Extract reset ID from the reset identifier. */
#define RSTMGR_RESET(_reset)            \
   (((_reset) >> RSTMGR_RESET_OFFSET) & RSTMGR_RESET_MASK)
 
/* Extract bank ID from the reset identifier. */
#define RSTMGR_BANK(_reset)            \
   (((_reset) >> RSTMGR_BANK_OFFSET) & RSTMGR_BANK_MASK)
 
/* Create a human-readable reference to SoCFPGA reset. */
#define SOCFPGA_RESET(_name)    RSTMGR_##_name
 
#if defined(CONFIG_TARGET_SOCFPGA_GEN5)
#include <asm/arch/reset_manager_gen5.h>
#elif defined(CONFIG_TARGET_SOCFPGA_ARRIA10)
#include <asm/arch/reset_manager_arria10.h>
#endif
 
#endif /* _RESET_MANAGER_H_ */