hc
2024-10-09 05e59e5fb0064c97a1c10921ecd549f2d4a58565
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
/*
 * (C) Copyright 2006
 * Wolfgang Denk, DENX Software Engineering, wd@denx.de
 *
 * Copyright 2009 Freescale Semiconductor, Inc.
 *
 * SPDX-License-Identifier:    GPL-2.0+
 */
 
#include "config.h"
 
OUTPUT_ARCH(powerpc)
#ifdef CONFIG_SYS_MPC85XX_NO_RESETVEC
PHDRS
{
   text PT_LOAD;
   bss PT_LOAD;
}
#endif
SECTIONS
{
   . = CONFIG_SPL_TEXT_BASE;
   .text : {
       *(.text*)
   }
   _etext = .;
 
   .reloc : {
       _GOT2_TABLE_ = .;
       KEEP(*(.got2))
       KEEP(*(.got))
       _FIXUP_TABLE_ = .;
       KEEP(*(.fixup))
   }
   __got2_entries = ((_GLOBAL_OFFSET_TABLE_ - _GOT2_TABLE_) >> 2) - 1;
   __fixup_entries = (. - _FIXUP_TABLE_) >> 2;
 
   . = ALIGN(8);
   .data : {
       *(.rodata*)
       *(.data*)
       *(.sdata*)
   }
   _edata  =  .;
 
   . = ALIGN(4);
   .u_boot_list : {
       KEEP(*(SORT(.u_boot_list*)));
   }
 
   . = .;
   __start___ex_table = .;
   __ex_table : { *(__ex_table) }
   __stop___ex_table = .;
 
   . = ALIGN(8);
   __init_begin = .;
   __init_end = .;
#ifdef CONFIG_SPL_SKIP_RELOCATE
   . = ALIGN(4);
   __bss_start = .;
   .bss : {
       *(.sbss*)
       *(.bss*)
   }
   . = ALIGN(4);
   __bss_end = .;
#endif
 
/* For ifc, elbc, esdhc, espi, all need the SPL without section .resetvec */
#ifdef CONFIG_SYS_MPC85XX_NO_RESETVEC
   .bootpg ADDR(.text) - 0x1000 :
   {
       KEEP(*(.bootpg))
   } :text = 0xffff
#else
#if defined(CONFIG_FSL_IFC) /* Restrict bootpg at 4K boundry for IFC */
#ifndef BOOT_PAGE_OFFSET
#define BOOT_PAGE_OFFSET 0x1000
#endif
   .bootpg ADDR(.text) + BOOT_PAGE_OFFSET :
   {
       arch/powerpc/cpu/mpc85xx/start.o (.bootpg)
   }
#ifndef RESET_VECTOR_OFFSET
#define RESET_VECTOR_OFFSET 0x1ffc /* IFC has 8K sram */
#endif
#elif defined(CONFIG_FSL_ELBC)
#define RESET_VECTOR_OFFSET 0xffc /* LBC has 4k sram */
#else
#error unknown NAND controller
#endif
   .resetvec ADDR(.text) + RESET_VECTOR_OFFSET : {
       KEEP(*(.resetvec))
   } = 0xffff
#endif
 
#ifndef CONFIG_SPL_SKIP_RELOCATE
   /*
    * Make sure that the bss segment isn't linked at 0x0, otherwise its
    * address won't be updated during relocation fixups.
    */
   . |= 0x10;
 
   . = ALIGN(4);
   __bss_start = .;
   .bss : {
       *(.sbss*)
       *(.bss*)
   }
   . = ALIGN(4);
   __bss_end = .;
#endif
}