移去rt

hc

2023-12-08 01573e231f18eb2d99162747186f59511f56b64d

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
/* SPDX-License-Identifier: GPL-2.0+ */
 
#ifndef __AW_DSP_H__
#define __AW_DSP_H__
 
/*#define AW_MTK_OPEN_DSP_PLATFORM*/
/*#define AW_QCOM_OPEN_DSP_PLATFORM*/
 
/*Note: The pord_ID is configured according to different platforms*/
#define AFE_PORT_ID_AWDSP_RX    (0x4000)
#define AW_DSP_TRY_TIME        (3)
#define AW_DSP_SLEEP_TIME    (10)
 
#define AW_DSP_MSG_HDR_VER (1)
 
#define AWDSP_RX_SET_ENABLE        (0x10013D11)
#define AWDSP_RX_PARAMS            (0x10013D12)
#define AWDSP_RX_VMAX_0            (0X10013D17)
#define AWDSP_RX_VMAX_1            (0X10013D18)
 
typedef struct mtk_dsp_msg_header {
    int32_t type;
    int32_t opcode_id;
    int32_t version;
    int32_t reserver[3];
} mtk_dsp_hdr_t;
 
enum aw_rx_module_enable {
    AW_RX_MODULE_DISENABLE = 0,
    AW_RX_MODULE_ENABLE,
};
 
enum aw_dsp_msg_type {
    DSP_MSG_TYPE_DATA = 0,
    DSP_MSG_TYPE_CMD = 1,
};
 
enum aw_dsp_channel {
    AW_DSP_CHANNEL_0 = 0,
    AW_DSP_CHANNEL_1,
    AW_DSP_CHANNEL_MAX,
};
 
uint8_t aw_dsp_isEnable(void);
int aw_dsp_get_rx_module_enable(int *enable);
int aw_dsp_set_rx_module_enable(int enable);
int aw_dsp_get_vmax(uint32_t *vmax, int channel);
int aw_dsp_set_vmax(uint32_t vmax, int channel);
 
#endif