hc
2023-12-08 01573e231f18eb2d99162747186f59511f56b64d
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483
484
485
486
487
488
489
490
491
492
493
494
495
496
497
498
499
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514
515
516
517
518
519
520
521
522
523
524
525
526
527
528
529
530
531
532
533
534
535
536
537
538
539
540
541
542
543
544
545
546
547
548
549
550
551
552
553
554
555
556
557
558
559
560
561
562
563
564
565
566
567
568
569
570
571
572
573
574
575
576
577
578
579
580
581
582
583
584
585
586
587
588
589
590
591
592
593
594
595
596
597
598
599
600
601
602
603
604
605
606
607
608
609
610
611
612
613
614
615
616
617
618
619
620
621
622
623
624
625
626
627
628
629
630
631
632
633
634
635
636
637
638
639
640
641
642
643
644
645
646
647
648
649
650
651
652
653
654
655
656
657
658
659
660
661
662
663
664
665
666
667
668
669
670
671
672
673
674
675
676
677
678
679
680
681
682
683
684
685
686
687
688
689
690
691
692
693
694
695
696
697
698
699
700
701
702
703
704
705
706
707
708
709
710
711
712
713
714
715
716
717
718
719
720
721
722
723
724
725
726
727
728
729
730
731
732
733
734
735
736
737
738
739
740
741
742
743
744
745
746
747
748
749
750
751
752
753
754
755
756
757
758
759
760
761
762
763
764
765
766
767
768
769
770
771
772
773
774
775
776
777
778
779
780
781
782
783
784
785
786
787
788
789
790
791
792
793
794
795
796
797
798
799
800
801
802
803
804
805
806
807
808
809
810
811
812
813
814
815
816
817
818
819
820
821
822
823
824
825
826
827
828
829
830
831
832
833
834
835
836
837
838
839
840
841
842
843
844
845
846
847
848
849
850
851
852
853
854
855
856
857
858
859
860
861
862
863
864
865
866
867
868
869
870
871
872
873
874
875
876
877
878
879
880
881
882
883
884
885
886
887
888
889
890
891
892
893
894
895
896
897
898
899
900
901
902
903
904
905
906
907
908
909
910
911
912
913
914
915
916
917
918
919
920
921
922
923
924
925
926
927
928
929
930
931
932
933
934
935
936
937
938
939
940
941
942
943
944
945
946
947
948
949
950
951
952
953
954
955
956
957
958
959
960
961
962
963
964
965
966
967
968
969
970
971
972
973
974
975
976
977
978
979
980
981
982
983
984
985
986
987
988
989
990
991
992
993
994
995
996
997
998
999
1000
1001
1002
1003
1004
1005
1006
1007
1008
1009
1010
1011
1012
1013
1014
1015
1016
1017
1018
1019
1020
1021
1022
1023
1024
1025
1026
1027
1028
1029
1030
1031
1032
1033
1034
1035
1036
1037
1038
1039
1040
1041
1042
1043
1044
1045
1046
1047
1048
1049
1050
1051
1052
1053
1054
1055
1056
1057
1058
1059
1060
1061
1062
1063
1064
1065
1066
1067
1068
1069
1070
1071
1072
1073
1074
1075
1076
1077
1078
1079
1080
1081
1082
1083
1084
1085
1086
1087
1088
1089
1090
1091
1092
1093
1094
1095
1096
1097
1098
1099
1100
1101
1102
1103
1104
1105
1106
1107
1108
1109
1110
1111
1112
1113
1114
1115
1116
1117
1118
1119
1120
1121
1122
1123
1124
1125
1126
1127
1128
1129
1130
1131
1132
1133
1134
1135
1136
1137
1138
1139
1140
1141
1142
1143
1144
1145
1146
1147
1148
1149
1150
1151
1152
1153
1154
1155
1156
1157
1158
1159
1160
1161
1162
1163
1164
1165
1166
1167
1168
1169
1170
1171
1172
1173
1174
1175
1176
1177
1178
1179
1180
1181
1182
1183
1184
1185
1186
1187
1188
1189
1190
1191
1192
1193
1194
1195
1196
1197
1198
1199
1200
1201
1202
1203
1204
1205
1206
/* SPDX-License-Identifier: GPL-2.0+ */
#ifndef __AW87XXX_PID_76_REG_H__
#define __AW87XXX_PID_76_REG_H__
 
/* registers list */
#define AW87XXX_PID_76_ID_REG            (0x00)
#define AW87XXX_PID_76_SYSCTRL_REG        (0x01)
#define AW87XXX_PID_76_MDCTRL_REG        (0x02)
#define AW87XXX_PID_76_CPOVP_REG        (0x03)
#define AW87XXX_PID_76_CPP_REG            (0x04)
#define AW87XXX_PID_76_PAG_REG            (0x05)
#define AW87XXX_PID_76_AGC3P_REG        (0x06)
#define AW87XXX_PID_76_AGC3PA_REG        (0x07)
#define AW87XXX_PID_76_AGC2P_REG        (0x08)
#define AW87XXX_PID_76_AGC2PA_REG        (0x09)
#define AW87XXX_PID_76_AGC1PA_REG        (0x0A)
#define AW87XXX_PID_76_SYSST_REG        (0x59)
#define AW87XXX_PID_76_SYSINT_REG        (0x60)
#define AW87XXX_PID_76_DFT_SYSCTRL_REG        (0x61)
#define AW87XXX_PID_76_DFT_MDCTRL_REG        (0x62)
#define AW87XXX_PID_76_DFT_CPADP_REG        (0x63)
#define AW87XXX_PID_76_DFT_AGCPA_REG        (0x64)
#define AW87XXX_PID_76_DFT_POFR_REG        (0x65)
#define AW87XXX_PID_76_DFT_OC_REG        (0x66)
#define AW87XXX_PID_76_DFT_ADP1_REG        (0x67)
#define AW87XXX_PID_76_DFT_REF_REG        (0x68)
#define AW87XXX_PID_76_DFT_LDO_REG        (0x69)
#define AW87XXX_PID_76_ADP1_REG            (0x70)
#define AW87XXX_PID_76_ADP2_REG            (0x71)
#define AW87XXX_PID_76_NG1_REG            (0x72)
#define AW87XXX_PID_76_NG2_REG            (0x73)
#define AW87XXX_PID_76_NG3_REG            (0x74)
#define AW87XXX_PID_76_CP_REG            (0x75)
#define AW87XXX_PID_76_AB_REG            (0x76)
#define AW87XXX_PID_76_TEST_REG            (0x77)
#define AW87XXX_PID_76_ENCR_REG            (0x78)
#define AW87XXX_PID_76_DFT_ADP1_CHECK        (0x04)
 
/********************************************
 * soft control info
 * If you need to update this file, add this information manually
 *******************************************/
unsigned char aw87xxx_pid_76_softrst_access[2] = {0x00, 0xaa};
 
 
/********************************************
 * Register Access
 *******************************************/
#define AW87XXX_PID_76_REG_MAX                (0x79)
 
#define REG_NONE_ACCESS                    (0)
#define REG_RD_ACCESS                    (1 << 0)
#define REG_WR_ACCESS                    (1 << 1)
 
const unsigned char aw87xxx_pid_76_reg_access[AW87XXX_PID_76_REG_MAX] = {
   [AW87XXX_PID_76_ID_REG]        = (REG_RD_ACCESS),
   [AW87XXX_PID_76_SYSCTRL_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_MDCTRL_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_CPOVP_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_CPP_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_PAG_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_AGC3P_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_AGC3PA_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_AGC2P_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_AGC2PA_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_AGC1PA_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_SYSST_REG]    = (REG_RD_ACCESS),
   [AW87XXX_PID_76_SYSINT_REG]    = (REG_RD_ACCESS),
   [AW87XXX_PID_76_DFT_SYSCTRL_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_DFT_MDCTRL_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_DFT_CPADP_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_DFT_AGCPA_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_DFT_POFR_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_DFT_OC_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_DFT_ADP1_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_DFT_REF_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_DFT_LDO_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_ADP1_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_ADP2_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_NG1_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_NG2_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_NG3_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_CP_REG]        = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_AB_REG]        = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_TEST_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
   [AW87XXX_PID_76_ENCR_REG]    = (REG_RD_ACCESS | REG_WR_ACCESS),
};
 
/* detail information of registers begin */
/* ID (0x00) detail */
/* IDCODE bit 7:0 (ID 0x00) */
#define AW87XXX_PID_76_IDCODE_START_BIT    (0)
#define AW87XXX_PID_76_IDCODE_BITS_LEN    (8)
#define AW87XXX_PID_76_IDCODE_MASK        \
   (~(((1<<AW87XXX_PID_76_IDCODE_BITS_LEN)-1) << AW87XXX_PID_76_IDCODE_START_BIT))
 
#define AW87XXX_PID_76_IDCODE_DEFAULT_VALUE    (0x76)
#define AW87XXX_PID_76_IDCODE_DEFAULT    \
   (AW87XXX_PID_76_IDCODE_DEFAULT_VALUE << AW87XXX_PID_76_IDCODE_START_BIT)
 
/* default value of ID (0x00) */
/* #define AW87XXX_PID_76_ID_DEFAULT        (0x76) */
 
/* SYSCTRL (0x01) detail */
/* EN_PA bit 2 (SYSCTRL 0x01) */
#define AW87XXX_PID_76_EN_PA_START_BIT    (2)
#define AW87XXX_PID_76_EN_PA_BITS_LEN    (1)
#define AW87XXX_PID_76_EN_PA_MASK        \
   (~(((1<<AW87XXX_PID_76_EN_PA_BITS_LEN)-1) << AW87XXX_PID_76_EN_PA_START_BIT))
 
#define AW87XXX_PID_76_EN_PA_DISABLE    (0)
#define AW87XXX_PID_76_EN_PA_DISABLE_VALUE    \
   (AW87XXX_PID_76_EN_PA_DISABLE << AW87XXX_PID_76_EN_PA_START_BIT)
 
#define AW87XXX_PID_76_EN_PA_ENABLE_DEPENDS_ON_EN_AB    (1)
#define AW87XXX_PID_76_EN_PA_ENABLE_DEPENDS_ON_EN_AB_VALUE    \
   (AW87XXX_PID_76_EN_PA_ENABLE_DEPENDS_ON_EN_AB << AW87XXX_PID_76_EN_PA_START_BIT)
 
#define AW87XXX_PID_76_EN_PA_DEFAULT_VALUE    (1)
#define AW87XXX_PID_76_EN_PA_DEFAULT    \
   (AW87XXX_PID_76_EN_PA_DEFAULT_VALUE << AW87XXX_PID_76_EN_PA_START_BIT)
 
/* EN_CP bit 1 (SYSCTRL 0x01) */
#define AW87XXX_PID_76_EN_CP_START_BIT    (1)
#define AW87XXX_PID_76_EN_CP_BITS_LEN    (1)
#define AW87XXX_PID_76_EN_CP_MASK        \
   (~(((1<<AW87XXX_PID_76_EN_CP_BITS_LEN)-1) << AW87XXX_PID_76_EN_CP_START_BIT))
 
#define AW87XXX_PID_76_EN_CP_DISABLE_PVDD0    (0)
#define AW87XXX_PID_76_EN_CP_DISABLE_PVDD0_VALUE    \
   (AW87XXX_PID_76_EN_CP_DISABLE_PVDD0 << AW87XXX_PID_76_EN_CP_START_BIT)
 
#define AW87XXX_PID_76_EN_CP_ENABLE_DEPENDS_ON_EN_2X    (1)
#define AW87XXX_PID_76_EN_CP_ENABLE_DEPENDS_ON_EN_2X_VALUE    \
   (AW87XXX_PID_76_EN_CP_ENABLE_DEPENDS_ON_EN_2X << AW87XXX_PID_76_EN_CP_START_BIT)
 
#define AW87XXX_PID_76_EN_CP_DEFAULT_VALUE    (1)
#define AW87XXX_PID_76_EN_CP_DEFAULT    \
   (AW87XXX_PID_76_EN_CP_DEFAULT_VALUE << AW87XXX_PID_76_EN_CP_START_BIT)
 
/* PU_CPPA bit 0 (SYSCTRL 0x01) */
#define AW87XXX_PID_76_PU_CPPA_START_BIT    (0)
#define AW87XXX_PID_76_PU_CPPA_BITS_LEN    (1)
#define AW87XXX_PID_76_PU_CPPA_MASK        \
   (~(((1<<AW87XXX_PID_76_PU_CPPA_BITS_LEN)-1) << AW87XXX_PID_76_PU_CPPA_START_BIT))
 
#define AW87XXX_PID_76_PU_CPPA_POWERMINUS_DOWN    (0)
#define AW87XXX_PID_76_PU_CPPA_POWERMINUS_DOWN_VALUE    \
   (AW87XXX_PID_76_PU_CPPA_POWERMINUS_DOWN << AW87XXX_PID_76_PU_CPPA_START_BIT)
 
#define AW87XXX_PID_76_PU_CPPA_POWERMINUS_UP    (1)
#define AW87XXX_PID_76_PU_CPPA_POWERMINUS_UP_VALUE    \
   (AW87XXX_PID_76_PU_CPPA_POWERMINUS_UP << AW87XXX_PID_76_PU_CPPA_START_BIT)
 
#define AW87XXX_PID_76_PU_CPPA_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_PU_CPPA_DEFAULT    \
   (AW87XXX_PID_76_PU_CPPA_DEFAULT_VALUE << AW87XXX_PID_76_PU_CPPA_START_BIT)
 
/* default value of SYSCTRL (0x01) */
/* #define AW87XXX_PID_76_SYSCTRL_DEFAULT        (0x06) */
 
/* MDCTRL (0x02) detail */
/* EN_ADAP bit 4 (MDCTRL 0x02) */
#define AW87XXX_PID_76_EN_ADAP_START_BIT    (4)
#define AW87XXX_PID_76_EN_ADAP_BITS_LEN    (1)
#define AW87XXX_PID_76_EN_ADAP_MASK        \
   (~(((1<<AW87XXX_PID_76_EN_ADAP_BITS_LEN)-1) << AW87XXX_PID_76_EN_ADAP_START_BIT))
 
#define AW87XXX_PID_76_EN_ADAP_DISABLEDEFAULT    (0)
#define AW87XXX_PID_76_EN_ADAP_DISABLEDEFAULT_VALUE    \
   (AW87XXX_PID_76_EN_ADAP_DISABLEDEFAULT << AW87XXX_PID_76_EN_ADAP_START_BIT)
 
#define AW87XXX_PID_76_EN_ADAP_ENABLE    (1)
#define AW87XXX_PID_76_EN_ADAP_ENABLE_VALUE    \
   (AW87XXX_PID_76_EN_ADAP_ENABLE << AW87XXX_PID_76_EN_ADAP_START_BIT)
 
#define AW87XXX_PID_76_EN_ADAP_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_EN_ADAP_DEFAULT    \
   (AW87XXX_PID_76_EN_ADAP_DEFAULT_VALUE << AW87XXX_PID_76_EN_ADAP_START_BIT)
 
/* EN_2X bit 3 (MDCTRL 0x02) */
#define AW87XXX_PID_76_EN_2X_START_BIT    (3)
#define AW87XXX_PID_76_EN_2X_BITS_LEN    (1)
#define AW87XXX_PID_76_EN_2X_MASK        \
   (~(((1<<AW87XXX_PID_76_EN_2X_BITS_LEN)-1) << AW87XXX_PID_76_EN_2X_START_BIT))
 
#define AW87XXX_PID_76_EN_2X_DISABLE    (0)
#define AW87XXX_PID_76_EN_2X_DISABLE_VALUE    \
   (AW87XXX_PID_76_EN_2X_DISABLE << AW87XXX_PID_76_EN_2X_START_BIT)
 
#define AW87XXX_PID_76_EN_2X_ENABLE        (1)
#define AW87XXX_PID_76_EN_2X_ENABLE_VALUE    \
   (AW87XXX_PID_76_EN_2X_ENABLE << AW87XXX_PID_76_EN_2X_START_BIT)
 
#define AW87XXX_PID_76_EN_2X_DEFAULT_VALUE    (1)
#define AW87XXX_PID_76_EN_2X_DEFAULT    \
   (AW87XXX_PID_76_EN_2X_DEFAULT_VALUE << AW87XXX_PID_76_EN_2X_START_BIT)
 
/* EN_SPK bit 2 (MDCTRL 0x02) */
#define AW87XXX_PID_76_EN_SPK_START_BIT    (2)
#define AW87XXX_PID_76_EN_SPK_BITS_LEN    (1)
#define AW87XXX_PID_76_EN_SPK_MASK        \
   (~(((1<<AW87XXX_PID_76_EN_SPK_BITS_LEN)-1) << AW87XXX_PID_76_EN_SPK_START_BIT))
 
#define AW87XXX_PID_76_EN_SPK_DISABLE    (0)
#define AW87XXX_PID_76_EN_SPK_DISABLE_VALUE    \
   (AW87XXX_PID_76_EN_SPK_DISABLE << AW87XXX_PID_76_EN_SPK_START_BIT)
 
#define AW87XXX_PID_76_EN_SPK_ENABLE    (1)
#define AW87XXX_PID_76_EN_SPK_ENABLE_VALUE    \
   (AW87XXX_PID_76_EN_SPK_ENABLE << AW87XXX_PID_76_EN_SPK_START_BIT)
 
#define AW87XXX_PID_76_EN_SPK_DEFAULT_VALUE    (1)
#define AW87XXX_PID_76_EN_SPK_DEFAULT    \
   (AW87XXX_PID_76_EN_SPK_DEFAULT_VALUE << AW87XXX_PID_76_EN_SPK_START_BIT)
 
/* EN_LG bit 1 (MDCTRL 0x02) */
#define AW87XXX_PID_76_EN_LG_START_BIT    (1)
#define AW87XXX_PID_76_EN_LG_BITS_LEN    (1)
#define AW87XXX_PID_76_EN_LG_MASK        \
   (~(((1<<AW87XXX_PID_76_EN_LG_BITS_LEN)-1) << AW87XXX_PID_76_EN_LG_START_BIT))
 
#define AW87XXX_PID_76_EN_LG_DISABLE    (0)
#define AW87XXX_PID_76_EN_LG_DISABLE_VALUE    \
   (AW87XXX_PID_76_EN_LG_DISABLE << AW87XXX_PID_76_EN_LG_START_BIT)
 
#define AW87XXX_PID_76_EN_LG_ENABLE        (1)
#define AW87XXX_PID_76_EN_LG_ENABLE_VALUE    \
   (AW87XXX_PID_76_EN_LG_ENABLE << AW87XXX_PID_76_EN_LG_START_BIT)
 
#define AW87XXX_PID_76_EN_LG_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_EN_LG_DEFAULT    \
   (AW87XXX_PID_76_EN_LG_DEFAULT_VALUE << AW87XXX_PID_76_EN_LG_START_BIT)
 
/* EN_AB bit 0 (MDCTRL 0x02) */
#define AW87XXX_PID_76_EN_AB_START_BIT    (0)
#define AW87XXX_PID_76_EN_AB_BITS_LEN    (1)
#define AW87XXX_PID_76_EN_AB_MASK        \
   (~(((1<<AW87XXX_PID_76_EN_AB_BITS_LEN)-1) << AW87XXX_PID_76_EN_AB_START_BIT))
 
#define AW87XXX_PID_76_EN_AB_DISABLE    (0)
#define AW87XXX_PID_76_EN_AB_DISABLE_VALUE    \
   (AW87XXX_PID_76_EN_AB_DISABLE << AW87XXX_PID_76_EN_AB_START_BIT)
 
#define AW87XXX_PID_76_EN_AB_ENABLE        (1)
#define AW87XXX_PID_76_EN_AB_ENABLE_VALUE    \
   (AW87XXX_PID_76_EN_AB_ENABLE << AW87XXX_PID_76_EN_AB_START_BIT)
 
#define AW87XXX_PID_76_EN_AB_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_EN_AB_DEFAULT    \
   (AW87XXX_PID_76_EN_AB_DEFAULT_VALUE << AW87XXX_PID_76_EN_AB_START_BIT)
 
/* default value of MDCTRL (0x02) */
/* #define AW87XXX_PID_76_MDCTRL_DEFAULT        (0x0C) */
 
/* CPOVP (0x03) detail */
/* CP_OVP1 bit 3:0 (CPOVP 0x03) */
#define AW87XXX_PID_76_CP_OVP1_START_BIT    (0)
#define AW87XXX_PID_76_CP_OVP1_BITS_LEN    (4)
#define AW87XXX_PID_76_CP_OVP1_MASK        \
   (~(((1<<AW87XXX_PID_76_CP_OVP1_BITS_LEN)-1) << AW87XXX_PID_76_CP_OVP1_START_BIT))
 
#define AW87XXX_PID_76_CP_OVP1_6P0V        (0)
#define AW87XXX_PID_76_CP_OVP1_6P0V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_6P0V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_6P25V    (1)
#define AW87XXX_PID_76_CP_OVP1_6P25V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_6P25V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_6P5V        (2)
#define AW87XXX_PID_76_CP_OVP1_6P5V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_6P5V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_6P75V    (3)
#define AW87XXX_PID_76_CP_OVP1_6P75V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_6P75V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_7V        (4)
#define AW87XXX_PID_76_CP_OVP1_7V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_7V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_7P25V    (5)
#define AW87XXX_PID_76_CP_OVP1_7P25V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_7P25V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_7P5V        (6)
#define AW87XXX_PID_76_CP_OVP1_7P5V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_7P5V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_7P75V    (7)
#define AW87XXX_PID_76_CP_OVP1_7P75V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_7P75V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_8V        (8)
#define AW87XXX_PID_76_CP_OVP1_8V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_8V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_8P25V    (9)
#define AW87XXX_PID_76_CP_OVP1_8P25V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_8P25V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_8P5V        (10)
#define AW87XXX_PID_76_CP_OVP1_8P5V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_8P5V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_8P75V    (11)
#define AW87XXX_PID_76_CP_OVP1_8P75V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_8P75V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_9V        (12)
#define AW87XXX_PID_76_CP_OVP1_9V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_9V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_9P25V    (13)
#define AW87XXX_PID_76_CP_OVP1_9P25V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_9P25V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_9P5V        (14)
#define AW87XXX_PID_76_CP_OVP1_9P5V_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_9P5V << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_RESERVEDP_IF_SET_TURNS_TO_DEFAULTP    (15)
#define AW87XXX_PID_76_CP_OVP1_RESERVEDP_IF_SET_TURNS_TO_DEFAULTP_VALUE    \
   (AW87XXX_PID_76_CP_OVP1_RESERVEDP_IF_SET_TURNS_TO_DEFAULTP << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
#define AW87XXX_PID_76_CP_OVP1_DEFAULT_VALUE    (8)
#define AW87XXX_PID_76_CP_OVP1_DEFAULT    \
   (AW87XXX_PID_76_CP_OVP1_DEFAULT_VALUE << AW87XXX_PID_76_CP_OVP1_START_BIT)
 
/* default value of CPOVP (0x03) */
/* #define AW87XXX_PID_76_CPOVP_DEFAULT        (0x08) */
 
/* CPP (0x04) detail */
/* CP_PEAK_CUR bit 4:2 (CPP 0x04) */
#define AW87XXX_PID_76_CP_PEAK_CUR_START_BIT    (2)
#define AW87XXX_PID_76_CP_PEAK_CUR_BITS_LEN    (3)
#define AW87XXX_PID_76_CP_PEAK_CUR_MASK    \
   (~(((1<<AW87XXX_PID_76_CP_PEAK_CUR_BITS_LEN)-1) << AW87XXX_PID_76_CP_PEAK_CUR_START_BIT))
 
#define AW87XXX_PID_76_CP_PEAK_CUR_2A    (0)
#define AW87XXX_PID_76_CP_PEAK_CUR_2A_VALUE    \
   (AW87XXX_PID_76_CP_PEAK_CUR_2A << AW87XXX_PID_76_CP_PEAK_CUR_START_BIT)
 
#define AW87XXX_PID_76_CP_PEAK_CUR_2P5A    (1)
#define AW87XXX_PID_76_CP_PEAK_CUR_2P5A_VALUE    \
   (AW87XXX_PID_76_CP_PEAK_CUR_2P5A << AW87XXX_PID_76_CP_PEAK_CUR_START_BIT)
 
#define AW87XXX_PID_76_CP_PEAK_CUR_3A    (2)
#define AW87XXX_PID_76_CP_PEAK_CUR_3A_VALUE    \
   (AW87XXX_PID_76_CP_PEAK_CUR_3A << AW87XXX_PID_76_CP_PEAK_CUR_START_BIT)
 
#define AW87XXX_PID_76_CP_PEAK_CUR_3P5A    (3)
#define AW87XXX_PID_76_CP_PEAK_CUR_3P5A_VALUE    \
   (AW87XXX_PID_76_CP_PEAK_CUR_3P5A << AW87XXX_PID_76_CP_PEAK_CUR_START_BIT)
 
#define AW87XXX_PID_76_CP_PEAK_CUR_4A    (4)
#define AW87XXX_PID_76_CP_PEAK_CUR_4A_VALUE    \
   (AW87XXX_PID_76_CP_PEAK_CUR_4A << AW87XXX_PID_76_CP_PEAK_CUR_START_BIT)
 
#define AW87XXX_PID_76_CP_PEAK_CUR_DEFAULT_VALUE    (1)
#define AW87XXX_PID_76_CP_PEAK_CUR_DEFAULT    \
   (AW87XXX_PID_76_CP_PEAK_CUR_DEFAULT_VALUE << AW87XXX_PID_76_CP_PEAK_CUR_START_BIT)
 
/* CP_SOFT_CUR bit 1:0 (CPP 0x04) */
#define AW87XXX_PID_76_CP_SOFT_CUR_START_BIT    (0)
#define AW87XXX_PID_76_CP_SOFT_CUR_BITS_LEN    (2)
#define AW87XXX_PID_76_CP_SOFT_CUR_MASK    \
   (~(((1<<AW87XXX_PID_76_CP_SOFT_CUR_BITS_LEN)-1) << AW87XXX_PID_76_CP_SOFT_CUR_START_BIT))
 
#define AW87XXX_PID_76_CP_SOFT_CUR_0P2A    (0)
#define AW87XXX_PID_76_CP_SOFT_CUR_0P2A_VALUE    \
   (AW87XXX_PID_76_CP_SOFT_CUR_0P2A << AW87XXX_PID_76_CP_SOFT_CUR_START_BIT)
 
#define AW87XXX_PID_76_CP_SOFT_CUR_0P3A    (1)
#define AW87XXX_PID_76_CP_SOFT_CUR_0P3A_VALUE    \
   (AW87XXX_PID_76_CP_SOFT_CUR_0P3A << AW87XXX_PID_76_CP_SOFT_CUR_START_BIT)
 
#define AW87XXX_PID_76_CP_SOFT_CUR_0P4A    (2)
#define AW87XXX_PID_76_CP_SOFT_CUR_0P4A_VALUE    \
   (AW87XXX_PID_76_CP_SOFT_CUR_0P4A << AW87XXX_PID_76_CP_SOFT_CUR_START_BIT)
 
#define AW87XXX_PID_76_CP_SOFT_CUR_0P5A    (3)
#define AW87XXX_PID_76_CP_SOFT_CUR_0P5A_VALUE    \
   (AW87XXX_PID_76_CP_SOFT_CUR_0P5A << AW87XXX_PID_76_CP_SOFT_CUR_START_BIT)
 
#define AW87XXX_PID_76_CP_SOFT_CUR_DEFAULT_VALUE    (1)
#define AW87XXX_PID_76_CP_SOFT_CUR_DEFAULT    \
   (AW87XXX_PID_76_CP_SOFT_CUR_DEFAULT_VALUE << AW87XXX_PID_76_CP_SOFT_CUR_START_BIT)
 
/* default value of CPP (0x04) */
/* #define AW87XXX_PID_76_CPP_DEFAULT        (0x05) */
 
/* PAG (0x05) detail */
/* GAIN bit 4:0 (PAG 0x05) */
#define AW87XXX_PID_76_GAIN_START_BIT    (0)
#define AW87XXX_PID_76_GAIN_BITS_LEN    (5)
#define AW87XXX_PID_76_GAIN_MASK        \
   (~(((1<<AW87XXX_PID_76_GAIN_BITS_LEN)-1) << AW87XXX_PID_76_GAIN_START_BIT))
 
#define AW87XXX_PID_76_GAIN_0DB            (0)
#define AW87XXX_PID_76_GAIN_0DB_VALUE    \
   (AW87XXX_PID_76_GAIN_0DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_1P5DB        (1)
#define AW87XXX_PID_76_GAIN_1P5DB_VALUE    \
   (AW87XXX_PID_76_GAIN_1P5DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_3DB            (2)
#define AW87XXX_PID_76_GAIN_3DB_VALUE    \
   (AW87XXX_PID_76_GAIN_3DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_4P5DB        (3)
#define AW87XXX_PID_76_GAIN_4P5DB_VALUE    \
   (AW87XXX_PID_76_GAIN_4P5DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_6DB            (4)
#define AW87XXX_PID_76_GAIN_6DB_VALUE    \
   (AW87XXX_PID_76_GAIN_6DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_7P5DB        (5)
#define AW87XXX_PID_76_GAIN_7P5DB_VALUE    \
   (AW87XXX_PID_76_GAIN_7P5DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_9DB            (6)
#define AW87XXX_PID_76_GAIN_9DB_VALUE    \
   (AW87XXX_PID_76_GAIN_9DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_10P5DB        (7)
#define AW87XXX_PID_76_GAIN_10P5DB_VALUE    \
   (AW87XXX_PID_76_GAIN_10P5DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_12DB        (8)
#define AW87XXX_PID_76_GAIN_12DB_VALUE    \
   (AW87XXX_PID_76_GAIN_12DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_13P5DB        (9)
#define AW87XXX_PID_76_GAIN_13P5DB_VALUE    \
   (AW87XXX_PID_76_GAIN_13P5DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_15DB        (10)
#define AW87XXX_PID_76_GAIN_15DB_VALUE    \
   (AW87XXX_PID_76_GAIN_15DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_16P5DB        (11)
#define AW87XXX_PID_76_GAIN_16P5DB_VALUE    \
   (AW87XXX_PID_76_GAIN_16P5DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_18DB        (12)
#define AW87XXX_PID_76_GAIN_18DB_VALUE    \
   (AW87XXX_PID_76_GAIN_18DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_19P5DB        (13)
#define AW87XXX_PID_76_GAIN_19P5DB_VALUE    \
   (AW87XXX_PID_76_GAIN_19P5DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_21DB        (14)
#define AW87XXX_PID_76_GAIN_21DB_VALUE    \
   (AW87XXX_PID_76_GAIN_21DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_22P5DB        (15)
#define AW87XXX_PID_76_GAIN_22P5DB_VALUE    \
   (AW87XXX_PID_76_GAIN_22P5DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_24DB        (16)
#define AW87XXX_PID_76_GAIN_24DB_VALUE    \
   (AW87XXX_PID_76_GAIN_24DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_25P5DB        (17)
#define AW87XXX_PID_76_GAIN_25P5DB_VALUE    \
   (AW87XXX_PID_76_GAIN_25P5DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_27DB        (18)
#define AW87XXX_PID_76_GAIN_27DB_VALUE    \
   (AW87XXX_PID_76_GAIN_27DB << AW87XXX_PID_76_GAIN_START_BIT)
 
#define AW87XXX_PID_76_GAIN_DEFAULT_VALUE    (12)
#define AW87XXX_PID_76_GAIN_DEFAULT        \
   (AW87XXX_PID_76_GAIN_DEFAULT_VALUE << AW87XXX_PID_76_GAIN_START_BIT)
 
/* default value of PAG (0x05) */
/* #define AW87XXX_PID_76_PAG_DEFAULT        (0x0C) */
 
/* AGC3P (0x06) detail */
/* AGC3PO bit 3:0 (AGC3P 0x06) */
#define AW87XXX_PID_76_AGC3PO_START_BIT    (0)
#define AW87XXX_PID_76_AGC3PO_BITS_LEN    (4)
#define AW87XXX_PID_76_AGC3PO_MASK        \
   (~(((1<<AW87XXX_PID_76_AGC3PO_BITS_LEN)-1) << AW87XXX_PID_76_AGC3PO_START_BIT))
 
#define AW87XXX_PID_76_AGC3PO_0P2W4        (0)
#define AW87XXX_PID_76_AGC3PO_0P2W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_0P2W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_0P4W4        (1)
#define AW87XXX_PID_76_AGC3PO_0P4W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_0P4W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_0P6W4        (2)
#define AW87XXX_PID_76_AGC3PO_0P6W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_0P6W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_0P8W4        (3)
#define AW87XXX_PID_76_AGC3PO_0P8W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_0P8W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_1P0W4        (4)
#define AW87XXX_PID_76_AGC3PO_1P0W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_1P0W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_1P2W4        (5)
#define AW87XXX_PID_76_AGC3PO_1P2W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_1P2W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_1P4W4        (6)
#define AW87XXX_PID_76_AGC3PO_1P4W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_1P4W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_1P6W4        (7)
#define AW87XXX_PID_76_AGC3PO_1P6W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_1P6W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_1P8W4        (8)
#define AW87XXX_PID_76_AGC3PO_1P8W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_1P8W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_2P0W4        (9)
#define AW87XXX_PID_76_AGC3PO_2P0W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_2P0W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_2P2W4        (10)
#define AW87XXX_PID_76_AGC3PO_2P2W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_2P2W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_2P4W4        (11)
#define AW87XXX_PID_76_AGC3PO_2P4W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_2P4W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_2P6W4        (12)
#define AW87XXX_PID_76_AGC3PO_2P6W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_2P6W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_2P8W4        (13)
#define AW87XXX_PID_76_AGC3PO_2P8W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_2P8W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_3P0W4        (14)
#define AW87XXX_PID_76_AGC3PO_3P0W4_VALUE    \
   (AW87XXX_PID_76_AGC3PO_3P0W4 << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_AGC3_OFF    (15)
#define AW87XXX_PID_76_AGC3PO_AGC3_OFF_VALUE    \
   (AW87XXX_PID_76_AGC3PO_AGC3_OFF << AW87XXX_PID_76_AGC3PO_START_BIT)
 
#define AW87XXX_PID_76_AGC3PO_DEFAULT_VALUE    (7)
#define AW87XXX_PID_76_AGC3PO_DEFAULT    \
   (AW87XXX_PID_76_AGC3PO_DEFAULT_VALUE << AW87XXX_PID_76_AGC3PO_START_BIT)
 
/* default value of AGC3P (0x06) */
/* #define AW87XXX_PID_76_AGC3P_DEFAULT        (0x07) */
 
/* AGC3PA (0x07) detail */
/* AGC3RT bit 7:5 (AGC3PA 0x07) */
#define AW87XXX_PID_76_AGC3RT_START_BIT    (5)
#define AW87XXX_PID_76_AGC3RT_BITS_LEN    (3)
#define AW87XXX_PID_76_AGC3RT_MASK        \
   (~(((1<<AW87XXX_PID_76_AGC3RT_BITS_LEN)-1) << AW87XXX_PID_76_AGC3RT_START_BIT))
 
#define AW87XXX_PID_76_AGC3RT_5P12MSDB    (0)
#define AW87XXX_PID_76_AGC3RT_5P12MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3RT_5P12MSDB << AW87XXX_PID_76_AGC3RT_START_BIT)
 
#define AW87XXX_PID_76_AGC3RT_10P24MSDB    (1)
#define AW87XXX_PID_76_AGC3RT_10P24MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3RT_10P24MSDB << AW87XXX_PID_76_AGC3RT_START_BIT)
 
#define AW87XXX_PID_76_AGC3RT_20P48MSDB    (2)
#define AW87XXX_PID_76_AGC3RT_20P48MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3RT_20P48MSDB << AW87XXX_PID_76_AGC3RT_START_BIT)
 
#define AW87XXX_PID_76_AGC3RT_41MSDB    (3)
#define AW87XXX_PID_76_AGC3RT_41MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3RT_41MSDB << AW87XXX_PID_76_AGC3RT_START_BIT)
 
#define AW87XXX_PID_76_AGC3RT_82MSDB    (4)
#define AW87XXX_PID_76_AGC3RT_82MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3RT_82MSDB << AW87XXX_PID_76_AGC3RT_START_BIT)
 
#define AW87XXX_PID_76_AGC3RT_164MSDB    (5)
#define AW87XXX_PID_76_AGC3RT_164MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3RT_164MSDB << AW87XXX_PID_76_AGC3RT_START_BIT)
 
#define AW87XXX_PID_76_AGC3RT_328MSDB    (6)
#define AW87XXX_PID_76_AGC3RT_328MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3RT_328MSDB << AW87XXX_PID_76_AGC3RT_START_BIT)
 
#define AW87XXX_PID_76_AGC3RT_656MSDB    (7)
#define AW87XXX_PID_76_AGC3RT_656MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3RT_656MSDB << AW87XXX_PID_76_AGC3RT_START_BIT)
 
#define AW87XXX_PID_76_AGC3RT_DEFAULT_VALUE    (2)
#define AW87XXX_PID_76_AGC3RT_DEFAULT    \
   (AW87XXX_PID_76_AGC3RT_DEFAULT_VALUE << AW87XXX_PID_76_AGC3RT_START_BIT)
 
/* AGC3AT bit 4:2 (AGC3PA 0x07) */
#define AW87XXX_PID_76_AGC3AT_START_BIT    (2)
#define AW87XXX_PID_76_AGC3AT_BITS_LEN    (3)
#define AW87XXX_PID_76_AGC3AT_MASK        \
   (~(((1<<AW87XXX_PID_76_AGC3AT_BITS_LEN)-1) << AW87XXX_PID_76_AGC3AT_START_BIT))
 
#define AW87XXX_PID_76_AGC3AT_1P28MSDB    (0)
#define AW87XXX_PID_76_AGC3AT_1P28MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3AT_1P28MSDB << AW87XXX_PID_76_AGC3AT_START_BIT)
 
#define AW87XXX_PID_76_AGC3AT_2P56MSDB    (1)
#define AW87XXX_PID_76_AGC3AT_2P56MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3AT_2P56MSDB << AW87XXX_PID_76_AGC3AT_START_BIT)
 
#define AW87XXX_PID_76_AGC3AT_10P24MSDB    (2)
#define AW87XXX_PID_76_AGC3AT_10P24MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3AT_10P24MSDB << AW87XXX_PID_76_AGC3AT_START_BIT)
 
#define AW87XXX_PID_76_AGC3AT_41MSDB    (3)
#define AW87XXX_PID_76_AGC3AT_41MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3AT_41MSDB << AW87XXX_PID_76_AGC3AT_START_BIT)
 
#define AW87XXX_PID_76_AGC3AT_82MSDB    (4)
#define AW87XXX_PID_76_AGC3AT_82MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3AT_82MSDB << AW87XXX_PID_76_AGC3AT_START_BIT)
 
#define AW87XXX_PID_76_AGC3AT_164MSDB    (5)
#define AW87XXX_PID_76_AGC3AT_164MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3AT_164MSDB << AW87XXX_PID_76_AGC3AT_START_BIT)
 
#define AW87XXX_PID_76_AGC3AT_328MSDB    (6)
#define AW87XXX_PID_76_AGC3AT_328MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3AT_328MSDB << AW87XXX_PID_76_AGC3AT_START_BIT)
 
#define AW87XXX_PID_76_AGC3AT_656MSDB    (7)
#define AW87XXX_PID_76_AGC3AT_656MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3AT_656MSDB << AW87XXX_PID_76_AGC3AT_START_BIT)
 
#define AW87XXX_PID_76_AGC3AT_DEFAULT_VALUE    (3)
#define AW87XXX_PID_76_AGC3AT_DEFAULT    \
   (AW87XXX_PID_76_AGC3AT_DEFAULT_VALUE << AW87XXX_PID_76_AGC3AT_START_BIT)
 
/* AGC3FSAT bit 1:0 (AGC3PA 0x07) */
#define AW87XXX_PID_76_AGC3FSAT_START_BIT    (0)
#define AW87XXX_PID_76_AGC3FSAT_BITS_LEN    (2)
#define AW87XXX_PID_76_AGC3FSAT_MASK    \
   (~(((1<<AW87XXX_PID_76_AGC3FSAT_BITS_LEN)-1) << AW87XXX_PID_76_AGC3FSAT_START_BIT))
 
#define AW87XXX_PID_76_AGC3FSAT_10P24MSDB    (0)
#define AW87XXX_PID_76_AGC3FSAT_10P24MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3FSAT_10P24MSDB << AW87XXX_PID_76_AGC3FSAT_START_BIT)
 
#define AW87XXX_PID_76_AGC3FSAT_20P48MSDB    (1)
#define AW87XXX_PID_76_AGC3FSAT_20P48MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3FSAT_20P48MSDB << AW87XXX_PID_76_AGC3FSAT_START_BIT)
 
#define AW87XXX_PID_76_AGC3FSAT_41MSDB    (2)
#define AW87XXX_PID_76_AGC3FSAT_41MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3FSAT_41MSDB << AW87XXX_PID_76_AGC3FSAT_START_BIT)
 
#define AW87XXX_PID_76_AGC3FSAT_82MSDB    (3)
#define AW87XXX_PID_76_AGC3FSAT_82MSDB_VALUE    \
   (AW87XXX_PID_76_AGC3FSAT_82MSDB << AW87XXX_PID_76_AGC3FSAT_START_BIT)
 
#define AW87XXX_PID_76_AGC3FSAT_DEFAULT_VALUE    (2)
#define AW87XXX_PID_76_AGC3FSAT_DEFAULT    \
   (AW87XXX_PID_76_AGC3FSAT_DEFAULT_VALUE << AW87XXX_PID_76_AGC3FSAT_START_BIT)
 
/* default value of AGC3PA (0x07) */
/* #define AW87XXX_PID_76_AGC3PA_DEFAULT        (0x4E) */
 
/* AGC2P (0x08) detail */
/* AGC2PO bit 3:0 (AGC2P 0x08) */
#define AW87XXX_PID_76_AGC2PO_START_BIT    (0)
#define AW87XXX_PID_76_AGC2PO_BITS_LEN    (4)
#define AW87XXX_PID_76_AGC2PO_MASK        \
   (~(((1<<AW87XXX_PID_76_AGC2PO_BITS_LEN)-1) << AW87XXX_PID_76_AGC2PO_START_BIT))
 
#define AW87XXX_PID_76_AGC2PO_0P8W4        (0)
#define AW87XXX_PID_76_AGC2PO_0P8W4_VALUE    \
   (AW87XXX_PID_76_AGC2PO_0P8W4 << AW87XXX_PID_76_AGC2PO_START_BIT)
 
#define AW87XXX_PID_76_AGC2PO_1P2W4        (1)
#define AW87XXX_PID_76_AGC2PO_1P2W4_VALUE    \
   (AW87XXX_PID_76_AGC2PO_1P2W4 << AW87XXX_PID_76_AGC2PO_START_BIT)
 
#define AW87XXX_PID_76_AGC2PO_1P6W4        (2)
#define AW87XXX_PID_76_AGC2PO_1P6W4_VALUE    \
   (AW87XXX_PID_76_AGC2PO_1P6W4 << AW87XXX_PID_76_AGC2PO_START_BIT)
 
#define AW87XXX_PID_76_AGC2PO_2P0W4        (3)
#define AW87XXX_PID_76_AGC2PO_2P0W4_VALUE    \
   (AW87XXX_PID_76_AGC2PO_2P0W4 << AW87XXX_PID_76_AGC2PO_START_BIT)
 
#define AW87XXX_PID_76_AGC2PO_2P4W4        (4)
#define AW87XXX_PID_76_AGC2PO_2P4W4_VALUE    \
   (AW87XXX_PID_76_AGC2PO_2P4W4 << AW87XXX_PID_76_AGC2PO_START_BIT)
 
#define AW87XXX_PID_76_AGC2PO_2P8W4        (5)
#define AW87XXX_PID_76_AGC2PO_2P8W4_VALUE    \
   (AW87XXX_PID_76_AGC2PO_2P8W4 << AW87XXX_PID_76_AGC2PO_START_BIT)
 
#define AW87XXX_PID_76_AGC2PO_3P2W4        (6)
#define AW87XXX_PID_76_AGC2PO_3P2W4_VALUE    \
   (AW87XXX_PID_76_AGC2PO_3P2W4 << AW87XXX_PID_76_AGC2PO_START_BIT)
 
#define AW87XXX_PID_76_AGC2PO_3P6W4        (7)
#define AW87XXX_PID_76_AGC2PO_3P6W4_VALUE    \
   (AW87XXX_PID_76_AGC2PO_3P6W4 << AW87XXX_PID_76_AGC2PO_START_BIT)
 
#define AW87XXX_PID_76_AGC2PO_4P0W4        (8)
#define AW87XXX_PID_76_AGC2PO_4P0W4_VALUE    \
   (AW87XXX_PID_76_AGC2PO_4P0W4 << AW87XXX_PID_76_AGC2PO_START_BIT)
 
#define AW87XXX_PID_76_AGC2PO_AGC2_OFF    (9)
#define AW87XXX_PID_76_AGC2PO_AGC2_OFF_VALUE    \
   (AW87XXX_PID_76_AGC2PO_AGC2_OFF << AW87XXX_PID_76_AGC2PO_START_BIT)
 
#define AW87XXX_PID_76_AGC2PO_DEFAULT_VALUE    (6)
#define AW87XXX_PID_76_AGC2PO_DEFAULT    \
   (AW87XXX_PID_76_AGC2PO_DEFAULT_VALUE << AW87XXX_PID_76_AGC2PO_START_BIT)
 
/* default value of AGC2P (0x08) */
/* #define AW87XXX_PID_76_AGC2P_DEFAULT        (0x06) */
 
/* AGC2PA (0x09) detail */
/* AGC2AT bit 4:2 (AGC2PA 0x09) */
#define AW87XXX_PID_76_AGC2AT_START_BIT    (2)
#define AW87XXX_PID_76_AGC2AT_BITS_LEN    (3)
#define AW87XXX_PID_76_AGC2AT_MASK        \
   (~(((1<<AW87XXX_PID_76_AGC2AT_BITS_LEN)-1) << AW87XXX_PID_76_AGC2AT_START_BIT))
 
#define AW87XXX_PID_76_AGC2AT_0P16MSDB    (0)
#define AW87XXX_PID_76_AGC2AT_0P16MSDB_VALUE    \
   (AW87XXX_PID_76_AGC2AT_0P16MSDB << AW87XXX_PID_76_AGC2AT_START_BIT)
 
#define AW87XXX_PID_76_AGC2AT_0P32MSDB    (1)
#define AW87XXX_PID_76_AGC2AT_0P32MSDB_VALUE    \
   (AW87XXX_PID_76_AGC2AT_0P32MSDB << AW87XXX_PID_76_AGC2AT_START_BIT)
 
#define AW87XXX_PID_76_AGC2AT_0P64MSDB    (2)
#define AW87XXX_PID_76_AGC2AT_0P64MSDB_VALUE    \
   (AW87XXX_PID_76_AGC2AT_0P64MSDB << AW87XXX_PID_76_AGC2AT_START_BIT)
 
#define AW87XXX_PID_76_AGC2AT_2P56MSDB    (3)
#define AW87XXX_PID_76_AGC2AT_2P56MSDB_VALUE    \
   (AW87XXX_PID_76_AGC2AT_2P56MSDB << AW87XXX_PID_76_AGC2AT_START_BIT)
 
#define AW87XXX_PID_76_AGC2AT_10P24MSDB    (4)
#define AW87XXX_PID_76_AGC2AT_10P24MSDB_VALUE    \
   (AW87XXX_PID_76_AGC2AT_10P24MSDB << AW87XXX_PID_76_AGC2AT_START_BIT)
 
#define AW87XXX_PID_76_AGC2AT_41MSDB    (5)
#define AW87XXX_PID_76_AGC2AT_41MSDB_VALUE    \
   (AW87XXX_PID_76_AGC2AT_41MSDB << AW87XXX_PID_76_AGC2AT_START_BIT)
 
#define AW87XXX_PID_76_AGC2AT_82MSDB    (6)
#define AW87XXX_PID_76_AGC2AT_82MSDB_VALUE    \
   (AW87XXX_PID_76_AGC2AT_82MSDB << AW87XXX_PID_76_AGC2AT_START_BIT)
 
#define AW87XXX_PID_76_AGC2AT_164MSDB    (7)
#define AW87XXX_PID_76_AGC2AT_164MSDB_VALUE    \
   (AW87XXX_PID_76_AGC2AT_164MSDB << AW87XXX_PID_76_AGC2AT_START_BIT)
 
#define AW87XXX_PID_76_AGC2AT_DEFAULT_VALUE    (2)
#define AW87XXX_PID_76_AGC2AT_DEFAULT    \
   (AW87XXX_PID_76_AGC2AT_DEFAULT_VALUE << AW87XXX_PID_76_AGC2AT_START_BIT)
 
/* AGC2FSAT bit 1:0 (AGC2PA 0x09) */
#define AW87XXX_PID_76_AGC2FSAT_START_BIT    (0)
#define AW87XXX_PID_76_AGC2FSAT_BITS_LEN    (2)
#define AW87XXX_PID_76_AGC2FSAT_MASK    \
   (~(((1<<AW87XXX_PID_76_AGC2FSAT_BITS_LEN)-1) << AW87XXX_PID_76_AGC2FSAT_START_BIT))
 
#define AW87XXX_PID_76_AGC2FSAT_0P16MSDB    (0)
#define AW87XXX_PID_76_AGC2FSAT_0P16MSDB_VALUE    \
   (AW87XXX_PID_76_AGC2FSAT_0P16MSDB << AW87XXX_PID_76_AGC2FSAT_START_BIT)
 
#define AW87XXX_PID_76_AGC2FSAT_0P64MSDB    (1)
#define AW87XXX_PID_76_AGC2FSAT_0P64MSDB_VALUE    \
   (AW87XXX_PID_76_AGC2FSAT_0P64MSDB << AW87XXX_PID_76_AGC2FSAT_START_BIT)
 
#define AW87XXX_PID_76_AGC2FSAT_2P56MSDB    (2)
#define AW87XXX_PID_76_AGC2FSAT_2P56MSDB_VALUE    \
   (AW87XXX_PID_76_AGC2FSAT_2P56MSDB << AW87XXX_PID_76_AGC2FSAT_START_BIT)
 
#define AW87XXX_PID_76_AGC2FSAT_10P24MSDB    (3)
#define AW87XXX_PID_76_AGC2FSAT_10P24MSDB_VALUE    \
   (AW87XXX_PID_76_AGC2FSAT_10P24MSDB << AW87XXX_PID_76_AGC2FSAT_START_BIT)
 
#define AW87XXX_PID_76_AGC2FSAT_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_AGC2FSAT_DEFAULT    \
   (AW87XXX_PID_76_AGC2FSAT_DEFAULT_VALUE << AW87XXX_PID_76_AGC2FSAT_START_BIT)
 
/* default value of AGC2PA (0x09) */
/* #define AW87XXX_PID_76_AGC2PA_DEFAULT        (0x08) */
 
/* AGC1PA (0x0A) detail */
/* AGC1THVTH bit 6:3 (AGC1PA 0x0A) */
#define AW87XXX_PID_76_AGC1THVTH_START_BIT    (3)
#define AW87XXX_PID_76_AGC1THVTH_BITS_LEN    (4)
#define AW87XXX_PID_76_AGC1THVTH_MASK    \
   (~(((1<<AW87XXX_PID_76_AGC1THVTH_BITS_LEN)-1) << AW87XXX_PID_76_AGC1THVTH_START_BIT))
 
#define AW87XXX_PID_76_AGC1THVTH_5V        (0)
#define AW87XXX_PID_76_AGC1THVTH_5V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_5V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_5P2V    (1)
#define AW87XXX_PID_76_AGC1THVTH_5P2V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_5P2V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_5P4V    (2)
#define AW87XXX_PID_76_AGC1THVTH_5P4V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_5P4V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_5P6V    (3)
#define AW87XXX_PID_76_AGC1THVTH_5P6V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_5P6V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_5P8V    (4)
#define AW87XXX_PID_76_AGC1THVTH_5P8V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_5P8V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_6P0V    (5)
#define AW87XXX_PID_76_AGC1THVTH_6P0V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_6P0V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_6P2V    (6)
#define AW87XXX_PID_76_AGC1THVTH_6P2V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_6P2V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_6P4V    (7)
#define AW87XXX_PID_76_AGC1THVTH_6P4V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_6P4V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_6P6V    (8)
#define AW87XXX_PID_76_AGC1THVTH_6P6V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_6P6V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_6P8V    (9)
#define AW87XXX_PID_76_AGC1THVTH_6P8V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_6P8V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_7V        (10)
#define AW87XXX_PID_76_AGC1THVTH_7V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_7V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_7P2V    (11)
#define AW87XXX_PID_76_AGC1THVTH_7P2V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_7P2V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_7P4V    (12)
#define AW87XXX_PID_76_AGC1THVTH_7P4V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_7P4V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_7P6V    (13)
#define AW87XXX_PID_76_AGC1THVTH_7P6V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_7P6V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_7P8V    (14)
#define AW87XXX_PID_76_AGC1THVTH_7P8V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_7P8V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_8V        (15)
#define AW87XXX_PID_76_AGC1THVTH_8V_VALUE    \
   (AW87XXX_PID_76_AGC1THVTH_8V << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
#define AW87XXX_PID_76_AGC1THVTH_DEFAULT_VALUE    (9)
#define AW87XXX_PID_76_AGC1THVTH_DEFAULT    \
   (AW87XXX_PID_76_AGC1THVTH_DEFAULT_VALUE << AW87XXX_PID_76_AGC1THVTH_START_BIT)
 
/* AGC1AT bit 2:1 (AGC1PA 0x0A) */
#define AW87XXX_PID_76_AGC1AT_START_BIT    (1)
#define AW87XXX_PID_76_AGC1AT_BITS_LEN    (2)
#define AW87XXX_PID_76_AGC1AT_MASK        \
   (~(((1<<AW87XXX_PID_76_AGC1AT_BITS_LEN)-1) << AW87XXX_PID_76_AGC1AT_START_BIT))
 
#define AW87XXX_PID_76_AGC1AT_0P04MSDB    (0)
#define AW87XXX_PID_76_AGC1AT_0P04MSDB_VALUE    \
   (AW87XXX_PID_76_AGC1AT_0P04MSDB << AW87XXX_PID_76_AGC1AT_START_BIT)
 
#define AW87XXX_PID_76_AGC1AT_0P08MSDB    (1)
#define AW87XXX_PID_76_AGC1AT_0P08MSDB_VALUE    \
   (AW87XXX_PID_76_AGC1AT_0P08MSDB << AW87XXX_PID_76_AGC1AT_START_BIT)
 
#define AW87XXX_PID_76_AGC1AT_0P16MSDB    (2)
#define AW87XXX_PID_76_AGC1AT_0P16MSDB_VALUE    \
   (AW87XXX_PID_76_AGC1AT_0P16MSDB << AW87XXX_PID_76_AGC1AT_START_BIT)
 
#define AW87XXX_PID_76_AGC1AT_0P32MSDB    (3)
#define AW87XXX_PID_76_AGC1AT_0P32MSDB_VALUE    \
   (AW87XXX_PID_76_AGC1AT_0P32MSDB << AW87XXX_PID_76_AGC1AT_START_BIT)
 
#define AW87XXX_PID_76_AGC1AT_DEFAULT_VALUE    (1)
#define AW87XXX_PID_76_AGC1AT_DEFAULT    \
   (AW87XXX_PID_76_AGC1AT_DEFAULT_VALUE << AW87XXX_PID_76_AGC1AT_START_BIT)
 
/* PD_AGC1 bit 0 (AGC1PA 0x0A) */
#define AW87XXX_PID_76_PD_AGC1_START_BIT    (0)
#define AW87XXX_PID_76_PD_AGC1_BITS_LEN    (1)
#define AW87XXX_PID_76_PD_AGC1_MASK        \
   (~(((1<<AW87XXX_PID_76_PD_AGC1_BITS_LEN)-1) << AW87XXX_PID_76_PD_AGC1_START_BIT))
 
#define AW87XXX_PID_76_PD_AGC1_AGC1_FUNCTION_POWERMINUS_UP    (0)
#define AW87XXX_PID_76_PD_AGC1_AGC1_FUNCTION_POWERMINUS_UP_VALUE    \
   (AW87XXX_PID_76_PD_AGC1_AGC1_FUNCTION_POWERMINUS_UP << AW87XXX_PID_76_PD_AGC1_START_BIT)
 
#define AW87XXX_PID_76_PD_AGC1_AGC1_FUNCTION_POWERMINUS_DOWN    (1)
#define AW87XXX_PID_76_PD_AGC1_AGC1_FUNCTION_POWERMINUS_DOWN_VALUE    \
   (AW87XXX_PID_76_PD_AGC1_AGC1_FUNCTION_POWERMINUS_DOWN << AW87XXX_PID_76_PD_AGC1_START_BIT)
 
#define AW87XXX_PID_76_PD_AGC1_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_PD_AGC1_DEFAULT    \
   (AW87XXX_PID_76_PD_AGC1_DEFAULT_VALUE << AW87XXX_PID_76_PD_AGC1_START_BIT)
 
/* default value of AGC1PA (0x0A) */
/* #define AW87XXX_PID_76_AGC1PA_DEFAULT        (0x4A) */
 
/* SYSST (0x59) detail */
/* UVLOS bit 7 (SYSST 0x59) */
#define AW87XXX_PID_76_UVLOS_START_BIT    (7)
#define AW87XXX_PID_76_UVLOS_BITS_LEN    (1)
#define AW87XXX_PID_76_UVLOS_MASK        \
   (~(((1<<AW87XXX_PID_76_UVLOS_BITS_LEN)-1) << AW87XXX_PID_76_UVLOS_START_BIT))
 
#define AW87XXX_PID_76_UVLOS_NORMAL_OPERATION    (0)
#define AW87XXX_PID_76_UVLOS_NORMAL_OPERATION_VALUE    \
   (AW87XXX_PID_76_UVLOS_NORMAL_OPERATION << AW87XXX_PID_76_UVLOS_START_BIT)
 
#define AW87XXX_PID_76_UVLOS_VBAT_UNDER_VOLTAGE    (1)
#define AW87XXX_PID_76_UVLOS_VBAT_UNDER_VOLTAGE_VALUE    \
   (AW87XXX_PID_76_UVLOS_VBAT_UNDER_VOLTAGE << AW87XXX_PID_76_UVLOS_START_BIT)
 
#define AW87XXX_PID_76_UVLOS_DEFAULT_VALUE    (1)
#define AW87XXX_PID_76_UVLOS_DEFAULT    \
   (AW87XXX_PID_76_UVLOS_DEFAULT_VALUE << AW87XXX_PID_76_UVLOS_START_BIT)
 
/* OTNS bit 6 (SYSST 0x59) */
#define AW87XXX_PID_76_OTNS_START_BIT    (6)
#define AW87XXX_PID_76_OTNS_BITS_LEN    (1)
#define AW87XXX_PID_76_OTNS_MASK        \
   (~(((1<<AW87XXX_PID_76_OTNS_BITS_LEN)-1) << AW87XXX_PID_76_OTNS_START_BIT))
 
#define AW87XXX_PID_76_OTNS_DETECTED    (0)
#define AW87XXX_PID_76_OTNS_DETECTED_VALUE    \
   (AW87XXX_PID_76_OTNS_DETECTED << AW87XXX_PID_76_OTNS_START_BIT)
 
#define AW87XXX_PID_76_OTNS_NORMAL_OPERATION    (1)
#define AW87XXX_PID_76_OTNS_NORMAL_OPERATION_VALUE    \
   (AW87XXX_PID_76_OTNS_NORMAL_OPERATION << AW87XXX_PID_76_OTNS_START_BIT)
 
#define AW87XXX_PID_76_OTNS_DEFAULT_VALUE    (1)
#define AW87XXX_PID_76_OTNS_DEFAULT        \
   (AW87XXX_PID_76_OTNS_DEFAULT_VALUE << AW87XXX_PID_76_OTNS_START_BIT)
 
/* OC_FLAGS bit 5 (SYSST 0x59) */
#define AW87XXX_PID_76_OC_FLAGS_START_BIT    (5)
#define AW87XXX_PID_76_OC_FLAGS_BITS_LEN    (1)
#define AW87XXX_PID_76_OC_FLAGS_MASK    \
   (~(((1<<AW87XXX_PID_76_OC_FLAGS_BITS_LEN)-1) << AW87XXX_PID_76_OC_FLAGS_START_BIT))
 
#define AW87XXX_PID_76_OC_FLAGS_NORMAL_OPERATION    (0)
#define AW87XXX_PID_76_OC_FLAGS_NORMAL_OPERATION_VALUE    \
   (AW87XXX_PID_76_OC_FLAGS_NORMAL_OPERATION << AW87XXX_PID_76_OC_FLAGS_START_BIT)
 
#define AW87XXX_PID_76_OC_FLAGS_DETECTED    (1)
#define AW87XXX_PID_76_OC_FLAGS_DETECTED_VALUE    \
   (AW87XXX_PID_76_OC_FLAGS_DETECTED << AW87XXX_PID_76_OC_FLAGS_START_BIT)
 
#define AW87XXX_PID_76_OC_FLAGS_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_OC_FLAGS_DEFAULT    \
   (AW87XXX_PID_76_OC_FLAGS_DEFAULT_VALUE << AW87XXX_PID_76_OC_FLAGS_START_BIT)
 
/* ADAP_CPS bit 4 (SYSST 0x59) */
#define AW87XXX_PID_76_ADAP_CPS_START_BIT    (4)
#define AW87XXX_PID_76_ADAP_CPS_BITS_LEN    (1)
#define AW87XXX_PID_76_ADAP_CPS_MASK    \
   (~(((1<<AW87XXX_PID_76_ADAP_CPS_BITS_LEN)-1) << AW87XXX_PID_76_ADAP_CPS_START_BIT))
 
#define AW87XXX_PID_76_ADAP_CPS_1X_MODE    (0)
#define AW87XXX_PID_76_ADAP_CPS_1X_MODE_VALUE    \
   (AW87XXX_PID_76_ADAP_CPS_1X_MODE << AW87XXX_PID_76_ADAP_CPS_START_BIT)
 
#define AW87XXX_PID_76_ADAP_CPS_2X_MODE    (1)
#define AW87XXX_PID_76_ADAP_CPS_2X_MODE_VALUE    \
   (AW87XXX_PID_76_ADAP_CPS_2X_MODE << AW87XXX_PID_76_ADAP_CPS_START_BIT)
 
#define AW87XXX_PID_76_ADAP_CPS_DEFAULT_VALUE    (1)
#define AW87XXX_PID_76_ADAP_CPS_DEFAULT    \
   (AW87XXX_PID_76_ADAP_CPS_DEFAULT_VALUE << AW87XXX_PID_76_ADAP_CPS_START_BIT)
 
/* STARTOKS bit 3 (SYSST 0x59) */
#define AW87XXX_PID_76_STARTOKS_START_BIT    (3)
#define AW87XXX_PID_76_STARTOKS_BITS_LEN    (1)
#define AW87XXX_PID_76_STARTOKS_MASK    \
   (~(((1<<AW87XXX_PID_76_STARTOKS_BITS_LEN)-1) << AW87XXX_PID_76_STARTOKS_START_BIT))
 
#define AW87XXX_PID_76_STARTOKS_CP_START_FAIL_DECTECTED    (0)
#define AW87XXX_PID_76_STARTOKS_CP_START_FAIL_DECTECTED_VALUE    \
   (AW87XXX_PID_76_STARTOKS_CP_START_FAIL_DECTECTED << AW87XXX_PID_76_STARTOKS_START_BIT)
 
#define AW87XXX_PID_76_STARTOKS_NORMAL_OPERATION    (1)
#define AW87XXX_PID_76_STARTOKS_NORMAL_OPERATION_VALUE    \
   (AW87XXX_PID_76_STARTOKS_NORMAL_OPERATION << AW87XXX_PID_76_STARTOKS_START_BIT)
 
#define AW87XXX_PID_76_STARTOKS_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_STARTOKS_DEFAULT    \
   (AW87XXX_PID_76_STARTOKS_DEFAULT_VALUE << AW87XXX_PID_76_STARTOKS_START_BIT)
 
/* OVP1S bit 2 (SYSST 0x59) */
#define AW87XXX_PID_76_OVP1S_START_BIT    (2)
#define AW87XXX_PID_76_OVP1S_BITS_LEN    (1)
#define AW87XXX_PID_76_OVP1S_MASK        \
   (~(((1<<AW87XXX_PID_76_OVP1S_BITS_LEN)-1) << AW87XXX_PID_76_OVP1S_START_BIT))
 
#define AW87XXX_PID_76_OVP1S_NORMAL_OPERATION    (0)
#define AW87XXX_PID_76_OVP1S_NORMAL_OPERATION_VALUE    \
   (AW87XXX_PID_76_OVP1S_NORMAL_OPERATION << AW87XXX_PID_76_OVP1S_START_BIT)
 
#define AW87XXX_PID_76_OVP1S_CP_OVP_DETECTED    (1)
#define AW87XXX_PID_76_OVP1S_CP_OVP_DETECTED_VALUE    \
   (AW87XXX_PID_76_OVP1S_CP_OVP_DETECTED << AW87XXX_PID_76_OVP1S_START_BIT)
 
#define AW87XXX_PID_76_OVP1S_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_OVP1S_DEFAULT    \
   (AW87XXX_PID_76_OVP1S_DEFAULT_VALUE << AW87XXX_PID_76_OVP1S_START_BIT)
 
/* PORNS bit 1 (SYSST 0x59) */
#define AW87XXX_PID_76_PORNS_START_BIT    (1)
#define AW87XXX_PID_76_PORNS_BITS_LEN    (1)
#define AW87XXX_PID_76_PORNS_MASK        \
   (~(((1<<AW87XXX_PID_76_PORNS_BITS_LEN)-1) << AW87XXX_PID_76_PORNS_START_BIT))
 
#define AW87XXX_PID_76_PORNS_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_PORNS_DEFAULT    \
   (AW87XXX_PID_76_PORNS_DEFAULT_VALUE << AW87XXX_PID_76_PORNS_START_BIT)
 
/* CP_SHORTS bit 0 (SYSST 0x59) */
#define AW87XXX_PID_76_CP_SHORTS_START_BIT    (0)
#define AW87XXX_PID_76_CP_SHORTS_BITS_LEN    (1)
#define AW87XXX_PID_76_CP_SHORTS_MASK    \
   (~(((1<<AW87XXX_PID_76_CP_SHORTS_BITS_LEN)-1) << AW87XXX_PID_76_CP_SHORTS_START_BIT))
 
#define AW87XXX_PID_76_CP_SHORTS_NORMAL_OPERATION    (0)
#define AW87XXX_PID_76_CP_SHORTS_NORMAL_OPERATION_VALUE    \
   (AW87XXX_PID_76_CP_SHORTS_NORMAL_OPERATION << AW87XXX_PID_76_CP_SHORTS_START_BIT)
 
#define AW87XXX_PID_76_CP_SHORTS_CHARGE_PUMP_SHORT_DECTECTED    (1)
#define AW87XXX_PID_76_CP_SHORTS_CHARGE_PUMP_SHORT_DECTECTED_VALUE    \
   (AW87XXX_PID_76_CP_SHORTS_CHARGE_PUMP_SHORT_DECTECTED << AW87XXX_PID_76_CP_SHORTS_START_BIT)
 
#define AW87XXX_PID_76_CP_SHORTS_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_CP_SHORTS_DEFAULT    \
   (AW87XXX_PID_76_CP_SHORTS_DEFAULT_VALUE << AW87XXX_PID_76_CP_SHORTS_START_BIT)
 
/* default value of SYSST (0x59) */
/* #define AW87XXX_PID_76_SYSST_DEFAULT        (0xD0) */
 
/* SYSINT (0x60) detail */
/* UVLOI bit 7 (SYSINT 0x60) */
#define AW87XXX_PID_76_UVLOI_START_BIT    (7)
#define AW87XXX_PID_76_UVLOI_BITS_LEN    (1)
#define AW87XXX_PID_76_UVLOI_MASK        \
   (~(((1<<AW87XXX_PID_76_UVLOI_BITS_LEN)-1) << AW87XXX_PID_76_UVLOI_START_BIT))
 
#define AW87XXX_PID_76_UVLOI_NOT_CHANGE    (0)
#define AW87XXX_PID_76_UVLOI_NOT_CHANGE_VALUE    \
   (AW87XXX_PID_76_UVLOI_NOT_CHANGE << AW87XXX_PID_76_UVLOI_START_BIT)
 
#define AW87XXX_PID_76_UVLOI_DETECTED    (1)
#define AW87XXX_PID_76_UVLOI_DETECTED_VALUE    \
   (AW87XXX_PID_76_UVLOI_DETECTED << AW87XXX_PID_76_UVLOI_START_BIT)
 
#define AW87XXX_PID_76_UVLOI_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_UVLOI_DEFAULT    \
   (AW87XXX_PID_76_UVLOI_DEFAULT_VALUE << AW87XXX_PID_76_UVLOI_START_BIT)
 
/* OTNI bit 6 (SYSINT 0x60) */
#define AW87XXX_PID_76_OTNI_START_BIT    (6)
#define AW87XXX_PID_76_OTNI_BITS_LEN    (1)
#define AW87XXX_PID_76_OTNI_MASK        \
   (~(((1<<AW87XXX_PID_76_OTNI_BITS_LEN)-1) << AW87XXX_PID_76_OTNI_START_BIT))
 
#define AW87XXX_PID_76_OTNI_NOT_CHANGE    (0)
#define AW87XXX_PID_76_OTNI_NOT_CHANGE_VALUE    \
   (AW87XXX_PID_76_OTNI_NOT_CHANGE << AW87XXX_PID_76_OTNI_START_BIT)
 
#define AW87XXX_PID_76_OTNI_DETECTED    (1)
#define AW87XXX_PID_76_OTNI_DETECTED_VALUE    \
   (AW87XXX_PID_76_OTNI_DETECTED << AW87XXX_PID_76_OTNI_START_BIT)
 
#define AW87XXX_PID_76_OTNI_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_OTNI_DEFAULT        \
   (AW87XXX_PID_76_OTNI_DEFAULT_VALUE << AW87XXX_PID_76_OTNI_START_BIT)
 
/* OC_FLAGI bit 5 (SYSINT 0x60) */
#define AW87XXX_PID_76_OC_FLAGI_START_BIT    (5)
#define AW87XXX_PID_76_OC_FLAGI_BITS_LEN    (1)
#define AW87XXX_PID_76_OC_FLAGI_MASK    \
   (~(((1<<AW87XXX_PID_76_OC_FLAGI_BITS_LEN)-1) << AW87XXX_PID_76_OC_FLAGI_START_BIT))
 
#define AW87XXX_PID_76_OC_FLAGI_NOT_CHANGE    (0)
#define AW87XXX_PID_76_OC_FLAGI_NOT_CHANGE_VALUE    \
   (AW87XXX_PID_76_OC_FLAGI_NOT_CHANGE << AW87XXX_PID_76_OC_FLAGI_START_BIT)
 
#define AW87XXX_PID_76_OC_FLAGI_DETECTED    (1)
#define AW87XXX_PID_76_OC_FLAGI_DETECTED_VALUE    \
   (AW87XXX_PID_76_OC_FLAGI_DETECTED << AW87XXX_PID_76_OC_FLAGI_START_BIT)
 
#define AW87XXX_PID_76_OC_FLAGI_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_OC_FLAGI_DEFAULT    \
   (AW87XXX_PID_76_OC_FLAGI_DEFAULT_VALUE << AW87XXX_PID_76_OC_FLAGI_START_BIT)
 
/* ADAP_CPI bit 4 (SYSINT 0x60) */
#define AW87XXX_PID_76_ADAP_CPI_START_BIT    (4)
#define AW87XXX_PID_76_ADAP_CPI_BITS_LEN    (1)
#define AW87XXX_PID_76_ADAP_CPI_MASK    \
   (~(((1<<AW87XXX_PID_76_ADAP_CPI_BITS_LEN)-1) << AW87XXX_PID_76_ADAP_CPI_START_BIT))
 
#define AW87XXX_PID_76_ADAP_CPI_1X_MODE    (0)
#define AW87XXX_PID_76_ADAP_CPI_1X_MODE_VALUE    \
   (AW87XXX_PID_76_ADAP_CPI_1X_MODE << AW87XXX_PID_76_ADAP_CPI_START_BIT)
 
#define AW87XXX_PID_76_ADAP_CPI_2X_MODE    (1)
#define AW87XXX_PID_76_ADAP_CPI_2X_MODE_VALUE    \
   (AW87XXX_PID_76_ADAP_CPI_2X_MODE << AW87XXX_PID_76_ADAP_CPI_START_BIT)
 
#define AW87XXX_PID_76_ADAP_CPI_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_ADAP_CPI_DEFAULT    \
   (AW87XXX_PID_76_ADAP_CPI_DEFAULT_VALUE << AW87XXX_PID_76_ADAP_CPI_START_BIT)
 
/* STARTOKI bit 3 (SYSINT 0x60) */
#define AW87XXX_PID_76_STARTOKI_START_BIT    (3)
#define AW87XXX_PID_76_STARTOKI_BITS_LEN    (1)
#define AW87XXX_PID_76_STARTOKI_MASK    \
   (~(((1<<AW87XXX_PID_76_STARTOKI_BITS_LEN)-1) << AW87XXX_PID_76_STARTOKI_START_BIT))
 
#define AW87XXX_PID_76_STARTOKI_NOT_CHANGE    (0)
#define AW87XXX_PID_76_STARTOKI_NOT_CHANGE_VALUE    \
   (AW87XXX_PID_76_STARTOKI_NOT_CHANGE << AW87XXX_PID_76_STARTOKI_START_BIT)
 
#define AW87XXX_PID_76_STARTOKI_DECTECTED    (1)
#define AW87XXX_PID_76_STARTOKI_DECTECTED_VALUE    \
   (AW87XXX_PID_76_STARTOKI_DECTECTED << AW87XXX_PID_76_STARTOKI_START_BIT)
 
#define AW87XXX_PID_76_STARTOKI_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_STARTOKI_DEFAULT    \
   (AW87XXX_PID_76_STARTOKI_DEFAULT_VALUE << AW87XXX_PID_76_STARTOKI_START_BIT)
 
/* OVP1I bit 2 (SYSINT 0x60) */
#define AW87XXX_PID_76_OVP1I_START_BIT    (2)
#define AW87XXX_PID_76_OVP1I_BITS_LEN    (1)
#define AW87XXX_PID_76_OVP1I_MASK        \
   (~(((1<<AW87XXX_PID_76_OVP1I_BITS_LEN)-1) << AW87XXX_PID_76_OVP1I_START_BIT))
 
#define AW87XXX_PID_76_OVP1I_NOT_CHANGE    (0)
#define AW87XXX_PID_76_OVP1I_NOT_CHANGE_VALUE    \
   (AW87XXX_PID_76_OVP1I_NOT_CHANGE << AW87XXX_PID_76_OVP1I_START_BIT)
 
#define AW87XXX_PID_76_OVP1I_DETECTED    (1)
#define AW87XXX_PID_76_OVP1I_DETECTED_VALUE    \
   (AW87XXX_PID_76_OVP1I_DETECTED << AW87XXX_PID_76_OVP1I_START_BIT)
 
#define AW87XXX_PID_76_OVP1I_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_OVP1I_DEFAULT    \
   (AW87XXX_PID_76_OVP1I_DEFAULT_VALUE << AW87XXX_PID_76_OVP1I_START_BIT)
 
/* PORNI bit 1 (SYSINT 0x60) */
#define AW87XXX_PID_76_PORNI_START_BIT    (1)
#define AW87XXX_PID_76_PORNI_BITS_LEN    (1)
#define AW87XXX_PID_76_PORNI_MASK        \
   (~(((1<<AW87XXX_PID_76_PORNI_BITS_LEN)-1) << AW87XXX_PID_76_PORNI_START_BIT))
 
#define AW87XXX_PID_76_PORNI_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_PORNI_DEFAULT    \
   (AW87XXX_PID_76_PORNI_DEFAULT_VALUE << AW87XXX_PID_76_PORNI_START_BIT)
 
/* CP_SHORTI bit 0 (SYSINT 0x60) */
#define AW87XXX_PID_76_CP_SHORTI_START_BIT    (0)
#define AW87XXX_PID_76_CP_SHORTI_BITS_LEN    (1)
#define AW87XXX_PID_76_CP_SHORTI_MASK    \
   (~(((1<<AW87XXX_PID_76_CP_SHORTI_BITS_LEN)-1) << AW87XXX_PID_76_CP_SHORTI_START_BIT))
 
#define AW87XXX_PID_76_CP_SHORTI_NOT_CHANGE    (0)
#define AW87XXX_PID_76_CP_SHORTI_NOT_CHANGE_VALUE    \
   (AW87XXX_PID_76_CP_SHORTI_NOT_CHANGE << AW87XXX_PID_76_CP_SHORTI_START_BIT)
 
#define AW87XXX_PID_76_CP_SHORTI_SHORT_DECTECTED    (1)
#define AW87XXX_PID_76_CP_SHORTI_SHORT_DECTECTED_VALUE    \
   (AW87XXX_PID_76_CP_SHORTI_SHORT_DECTECTED << AW87XXX_PID_76_CP_SHORTI_START_BIT)
 
#define AW87XXX_PID_76_CP_SHORTI_DEFAULT_VALUE    (0)
#define AW87XXX_PID_76_CP_SHORTI_DEFAULT    \
   (AW87XXX_PID_76_CP_SHORTI_DEFAULT_VALUE << AW87XXX_PID_76_CP_SHORTI_START_BIT)
 
/* default value of SYSINT (0x60) */
/* #define AW87XXX_PID_76_SYSINT_DEFAULT        (0x00) */
 
/* detail information of registers end */
 
#endif  /* #ifndef  __AW87XXX_PID_76_REG_H__ */